CN101489124B - 一种同步动态存储器的使用方法 - Google Patents

一种同步动态存储器的使用方法 Download PDF

Info

Publication number
CN101489124B
CN101489124B CN2008102421211A CN200810242121A CN101489124B CN 101489124 B CN101489124 B CN 101489124B CN 2008102421211 A CN2008102421211 A CN 2008102421211A CN 200810242121 A CN200810242121 A CN 200810242121A CN 101489124 B CN101489124 B CN 101489124B
Authority
CN
China
Prior art keywords
sdram
decoding chip
bit
bits
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008102421211A
Other languages
English (en)
Other versions
CN101489124A (zh
Inventor
祝雄
蒋宏钰
张国志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jiangyuan Zhizao Technology Co.,Ltd.
Original Assignee
Shenzhen Yudafu Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Yudafu Electronic Co Ltd filed Critical Shenzhen Yudafu Electronic Co Ltd
Priority to CN2008102421211A priority Critical patent/CN101489124B/zh
Publication of CN101489124A publication Critical patent/CN101489124A/zh
Application granted granted Critical
Publication of CN101489124B publication Critical patent/CN101489124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dram (AREA)

Abstract

本发明公开了一种同步动态存储器的使用方法，所述方法包括以下步骤：将存储设备与解码芯片连接；软件判断所述解码芯片连接的存储设备是否为2M×32比特的SDRAM；当所述连接的存储设备为2M×32比特的SDRAM时，通过软件配置所述解码芯片的数据掩码引脚和数据接口，使所述解码芯片能够通过其低16位数据线读写所述2M×32比特的SDRAM。本发明通过软件配置解码芯片的数据掩码引脚和数据接口，并修改解码芯片与SDRAM的硬件连接，将2M×32比特的SDRAM当作4M×16比特的SDRAM使用，其性能与4M×16比特的SDRAM是完全一样，而使用本发明方案却会使成本大幅度降低。

Description

一种同步动态存储器的使用方法 
技术领域
本发明涉及一种同步动态存储器，尤其涉及一种同步动态存储器的使用方法。 
背景技术
同步动态存储器(Synchronous Dynamic Random Access Memory，SDRAM)是目前通信和数码产品中应用较广泛的一种存储器，而其中的2M×32(即：2兆×32，下面均采用2M×32的表述)比特的SDRAM，由于大多数芯片并不支持，其运用范围受到限制，所以价位也较低。相反，4M×16(即：4兆×16，下面均采用4M×16的表述)比特的SDRAM却广为流行，其价位也相对较高，提高了产品成本。 
解码芯片上有一个很重要的引脚，即数据掩码引脚(Data I/O Mask，DQM)，其主要是用来屏蔽不需要的数据线，实现存储系统的设备选择和总线控制，包括DQM0～DQM3。其中DQM0控制DQ0～DQ7，DQM1控制DQ8～DQ15，DQM2控制DQ16～DQ23，DQM3控制DQ24～DQ31。对于4比特位宽芯片，两个芯片共用一个DQM信号线，对于8比特位宽芯片，一个芯片占用一个DQM信号，而对于16比特位宽芯片，则需要两个DQM引脚。正常情况下，DQM2和DQM3是用于控制VGA行场同步，或普通的输入输出。 
发明内容
本发明的目的在于针对现有技术的上述缺点，提供一种将2M×32比特的SDRAM作为4M×16比特的SDRAM用于解码芯片的使用方法，以节省产品成本。
本发明的技术方案如下： 
一种同步动态存储器的使用方法，所述方法包括以下步骤： 
A、将存储设备与解码芯片连接；所述步骤A还包括以下步骤： 
A1、当SDRAM为2M×32比特的SDRAM时，将其0～15位引脚与16～31位引脚从低到高依次并联，得到新的0～15位引脚； 
A2、将所述新的0～15位引脚依次与所述解码芯片的低16位数据线DQ0～DQ15相连接； 
B、软件判断所述解码芯片连接的存储设备是否为2M×32比特的SDRAM； 
C、当所述连接的存储设备为2M×32比特的SDRAM时，通过软件配置所述解码芯片的数据掩码引脚和数据接口，使所述解码芯片能够通过其低16位数据线读写所述2M×32比特的SDRAM。 
本发明所述的使用方法，其中，所述步骤C中的所述的数据掩码引脚为DQM2和DQM3。 
本发明通过软件配置解码芯片的数据掩码引脚和数据接口，并修改解码芯片与SDRAM的硬件连接，将2M×32比特的SDRAM当作4M×16比特的SDRAM使用，其性能与4M×16比特的SDRAM是完全一样，而使用本发明方案却会使成本大幅度降低。 
附图说明
图1为本发明实施例的同步动态存储器的使用方法的流程图。 
具体实施方式
以下结合附图，对本发明的较佳实施例加以详细说明。 
本发明中的同步动态存储器的使用方法流程如图1所示，下面结合图1对该方法流程作详细介绍。 
步骤S101中，在解码芯片读写外部存储器之前，先将外部存储器与解码芯片的数据接口连接，如果是4M×16比特的SDRAM，一般将其接入解码芯片数据接口的高16位。当接入的外部存储器为2M×32比特的SDRAM时，先将其32个引脚并联，即将引脚0～15从低位到高位与16～31的低位到高位依次并联，形成新的0～15位引脚，并将这16位引脚对应连接到解码芯片的DQ0～DQ15数据接口上。 
在步骤S102中，解码芯片中的软件部分判断其连接的存储设备是否为2M×32比特的SDRAM。 
由于采用16比特的SDRAM时，只需要启用解码芯片上的DQM0和DQM1，而当采用32比特的SDRAM时，则必须启用DQM2和DQM3。本发明通过在底层代码引导阶段对解码芯片的寄存器进行适当操作，可以正常打开DQM2和DQM3。这样可以将SDRAM的32比特数据分成两个解码芯片所需要的16比特数据，而2M×32比特也就变成了2M×2×16比特，可以替代常用的4M×16比特的SDRAM。 
所以，如果解码芯片连接的存储设备为2M×32比特的SDRAM的话，则执行步骤S103，即软件配置解码芯片上的数据掩码引脚DQM2和DQM3的属性，启用DQM2和DQM3，并配置解码芯片的输入输出数据接口属性，使解码芯片可以通过其低16位数据接口DQ0～DQ15读写外接的SDRAM。 
然后执行步骤S104，解码芯片读写2M×32比特的SDRAM。 
如果解码芯片上连接的存储设备不是2M×32比特的SDRAM，例如是4M×16比特的SDRAM，则按照一般的存储设备来读写，其具体读写方式不再赘述。 
本发明通过软件配置解码芯片的数据掩码引脚和数据接口，并修改解码芯片与SDRAM的硬件连接，将2M×32比特的SDRAM当作4M×16比特的SDRAM使用，其性能与4M×16比特的SDRAM是完全一样，而使用本发明方案却会使成本大幅度降低。 
应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。 

Claims (2)

1.一种同步动态存储器的使用方法，所述方法包括以下步骤：
A、将存储设备与解码芯片连接；所述步骤A还包括以下步骤：
A1、当SDRAM为2M×32比特的SDRAM时，将其0～15位引脚与16～31位引脚从低到高依次并联，得到新的0～15位引脚；
A2、将所述新的0～15位引脚依次与所述解码芯片的低16位数据线DQ0～DQ15相连接；
B、软件判断所述解码芯片连接的存储设备是否为2M×32比特的SDRAM；
C、当所述连接的存储设备为2M×32比特的SDRAM时，通过软件配置所述解码芯片的数据掩码引脚和数据接口，使所述解码芯片能够通过其低16位数据线读写所述2M×32比特的SDRAM。
2.如权利要求1所述的使用方法，其特征在于，所述步骤C中的所述的数据掩码引脚为DQM2和DQM3。
CN2008102421211A 2008-12-31 2008-12-31 一种同步动态存储器的使用方法 Active CN101489124B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102421211A CN101489124B (zh) 2008-12-31 2008-12-31 一种同步动态存储器的使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102421211A CN101489124B (zh) 2008-12-31 2008-12-31 一种同步动态存储器的使用方法

Publications (2)

Publication Number Publication Date
CN101489124A CN101489124A (zh) 2009-07-22
CN101489124B true CN101489124B (zh) 2011-04-27

Family

ID=40891766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102421211A Active CN101489124B (zh) 2008-12-31 2008-12-31 一种同步动态存储器的使用方法

Country Status (1)

Country Link
CN (1) CN101489124B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101727970B (zh) * 2009-11-03 2012-11-21 深圳市共进电子股份有限公司 一种减小sdram产生辐射的方法
CN105446922B (zh) * 2014-08-11 2019-03-08 炬芯（珠海）科技有限公司 一种兼容不同位宽ddr的pcb板及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0785556A3 (en) * 1995-12-22 1998-07-01 Colwell, Robert C. Parallel output buffers in memory circuits
CN1365036A (zh) * 2001-07-10 2002-08-21 威盛电子股份有限公司 使用弹性内存和双倍速率内存的主机板及计算机系统
CN2906744Y (zh) * 2006-05-26 2007-05-30 上海大学 Tms320c6201/6701数字信号处理器精简开发平台
CN101192445A (zh) * 2006-12-01 2008-06-04 庄品洋 一种存储卡模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0785556A3 (en) * 1995-12-22 1998-07-01 Colwell, Robert C. Parallel output buffers in memory circuits
CN1365036A (zh) * 2001-07-10 2002-08-21 威盛电子股份有限公司 使用弹性内存和双倍速率内存的主机板及计算机系统
CN2906744Y (zh) * 2006-05-26 2007-05-30 上海大学 Tms320c6201/6701数字信号处理器精简开发平台
CN101192445A (zh) * 2006-12-01 2008-06-04 庄品洋 一种存储卡模块

Also Published As

Publication number Publication date
CN101489124A (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
US20230116774A1 (en) Load reduced nonvolatile memory interface
KR100633828B1 (ko) 프리페치 길이보다 짧은 버스트 길이를 갖는 메모리 시스템
CN109661654B (zh) 存储器中的差错校验和纠正码的扩展应用
CN106663045A (zh) 在存储器与主机系统之间交换ecc元数据
TW201712558A (zh) 用於長叢發長度之內部連續列存取技術
CN105138470A (zh) 一种多通道nand flash控制器
US10089250B2 (en) State change in systems having devices coupled in a chained configuration
CN110941395A (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
CN104409099B (zh) 基于FPGA的高速eMMC阵列控制器
US9275692B2 (en) Memory, memory controllers, and methods for dynamically switching a data masking/data bus inversion input
US9037842B2 (en) Booting in systems having devices coupled in a chained configuration
CN103150272B (zh) Sdram的数据存取电路及sdram的数据存取系统
CN101489124B (zh) 一种同步动态存储器的使用方法
US20130086423A1 (en) Test apparatus and test method
US20070180205A1 (en) Data copy device
CN113094303A (zh) 用于基于动态接近度的管芯上终结的技术
CN110765065A (zh) 片上系统
CN111177027A (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
CN201218944Y (zh) 双口ram实现闪存控制器缓存的结构
US9619316B2 (en) Timing optimization for memory devices employing error detection coded transactions
US11093434B2 (en) Communication system and operation method
CN101866695B (zh) 一种NandflashU盘控制器读写Norflash存储器的方法
US8081526B1 (en) Serialized chip enables
KR102427323B1 (ko) 반도체 메모리 모듈, 반도체 메모리 시스템, 그리고 반도체 메모리 모듈을 액세스하는 액세스 방법
TW202105186A (zh) 記憶體介面電路、記憶體儲存裝置及訊號產生方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210412

Address after: 518000 floor 1, 2nd floor, 3rd floor, 4th floor and 5th floor, No.1 Factory building, YUDAFU Industrial Park, No.10 Xingye West Road, Heyi community, Shajing street, Bao'an District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Jiangyuan Zhizao Technology Co.,Ltd.

Address before: 518000, Guangdong, Shenzhen, Baoan District manhole town, and one village, industrial West Road, Yu Fu Industrial Park, first, second

Patentee before: SHENZHEN YU DA FU ELECTRONIC Co.,Ltd.