CN105515568A - 基于flash的fpga配置控制方法、装置、flash以及fpga - Google Patents

基于flash的fpga配置控制方法、装置、flash以及fpga Download PDF

Info

Publication number
CN105515568A
CN105515568A CN201510890874.3A CN201510890874A CN105515568A CN 105515568 A CN105515568 A CN 105515568A CN 201510890874 A CN201510890874 A CN 201510890874A CN 105515568 A CN105515568 A CN 105515568A
Authority
CN
China
Prior art keywords
flash
fpga
configuration data
command code
initial address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510890874.3A
Other languages
English (en)
Inventor
赵世赟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Pango Microsystems Co Ltd
Original Assignee
Shenzhen Pango Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Pango Microsystems Co Ltd filed Critical Shenzhen Pango Microsystems Co Ltd
Priority to CN201510890874.3A priority Critical patent/CN105515568A/zh
Publication of CN105515568A publication Critical patent/CN105515568A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种基于FLASH的FPGA配置控制方法、装置、FLASH以及FPGA。所述FLASH存储有配置数据，所述FLASH的固定地址还存储有所述配置数据的起始地址和读取模式的操作码。所述方法包括：当FPGA上电后，从所述FLASH的固定地址读取所述起始地址和所述操作码；根据所述操作码指定的读取模式，在所述FLASH中从所述配置数据的起始地址开始读取配置数据。本发明能够用较少的逻辑资源实现基于FLASH配置FPGA的灵活性。

Description

基于FLASH的FPGA配置控制方法、装置、FLASH以及FPGA
技术领域
本发明涉及可编程逻辑器件技术领域，尤其涉及一种基于FLASH的现场可编程门阵列(FPGA:Field－ProgrammableGateArray)配置控制方法、装置、FLASH以及FPGA。
背景技术
近年来FPGA发展十分迅速，而基于FLASH结构的FPGA，由于在低功耗、安全性、可靠性等方面的优势，在各领域应用广泛。传统的基于FLASH的FPGA配置方法，FLASH存放配置数据，FPGA以固定的起始地址和读取模式从FLASH读取配置数据。如图1所示，FLASH从地址0开始顺序存储配置数据，FPGA芯片上电后，FPGA的配置控制装置在时钟clk和FLASH片选信号fcs_b的同步控制下，从FLASH的地址0开始，通过FLASH的主设备输入从设备输出端口miso读取配置数据。
在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：
由于FPGA从FLASH进行读取配置数据的起始地址和读取模式固定，制约了基于FLASH的FPGA配置方法的灵活性。
发明内容
本发明提供一种基于FLASH的FPGA配置控制方法、装置、FLASH以及FPGA，能够用较少的逻辑资源实现提高基于FLASH配置FPGA的灵活性。
第一方面，本发明提供一种基于FLASH的FPGA配置控制方法，所述FLASH存储有配置数据，所述FLASH的固定地址还存储有所述配置数据的起始地址和读取模式的操作码。所述方法包括：当FPGA上电后，从所述FLASH的固定地址读取所述起始地址和所述操作码；根据所述操作码指定的读取模式，在所述FLASH中从所述配置数据的起始地址开始读取配置数据
可选地，从所述FLASH的固定地址读取所述起始地址和所述操作码之后，所述方法还包括：将所述起始地址和所述操作码发送给FLASH。
可选地，所述FLASH从所述固定地址起顺序存储所述配置数据的起始地址、所述操作码以及所述配置数据。
第二方面，本发明提供一种基于FLASH的FPGA配置控制装置，所述FLASH存储有配置数据，FLASH的固定地址还存储有所述配置数据的起始地址和读取模式的操作码。所述装置包括：第一读取模块，用于当FPGA上电后，从所述FLASH的固定地址读取所述起始地址和所述操作码；第二读取模块，用于根据所述操作码指定的读取模式，在所述FLASH中从所述配置数据的起始地址开始读取配置数据。
可选地，所述装置还包括发送模块，用于在所述第一读取模块从所述FLASH的固定地址读取所述起始地址和所述操作码之后，将所述起始地址和所述操作码发送给FLASH。
可选地，所述FLASH从所述固定地址起顺序存储所述配置数据的起始地址、所述操作码以及所述配置数据。
第三方面，本发明提供一种FPGA，所述FPGA包括上述基于FLASH的FPGA配置控制方法。
第四方面，本发明提供一种FLASH，存储有配置数据，所述FLASH的固定地址还存储有所述配置数据的起始地址和读取模式的操作码。
可选地，所述FLASH从所述固定地址起顺序存储所述配置数据的起始地址、所述操作码以及所述配置数据。
本发明实施例提供的基于FLASH的FPGA配置控制方法、装置、FLASH以及FPGA，在FLASH中增加存储配置数据的起始地址和操作码，使得FPGA根据操作码指定的读取模式，在FLASH中从该配置数据的起始地址开始读取配置数据，能够用较少的逻辑资源实现基于FLASH配置FPGA的灵活性。
附图说明
图1为现有技术中FLASH与FPGA连接的结构示意图；
图2为本发明一实施例FLASH与FPGA连接的结构示意图；
图3为本发明一实施例基于FLASH的FPGA配置控制方法的流程图；
图4为本发明一实施例基于FLASH的FPGA配置控制装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种FLASH，所述FLASH与FPGA相连。如图2所示，FPGA的时钟输出端口clk连接FLASH的时钟输入端口；FPGA的片选输出端口fcs_b连接FLASH的片选端口；FPGA的输出端口mosi连接FLASH的主设备输出从设备输入端口；FPGA的输入端口miso连接FLASH的主设备输入从设备输出端口。其中，所述FLASH存储有配置数据，其固定地址还存储有所述配置数据的起始地址和读取模式的操作码。
可选地，所述FLASH从所述固定地址起顺序存储所述配置数据的起始地址、所述操作码以及所述配置数据。例如，FLASH从固定地址0开始顺序存储有配置数据的起始地址ADDR、操作码OPCODE以及配置数据。
本发明实施例还提供一种基于如图2所示的FLASH的FPGA配置控制方法，如图3所示，所述方法包括：
S11、当FPGA上电后，从所述FLASH的固定地址读取所述起始地址和所述操作码。
其中，当FPGA芯片上电后，FPGA在时钟clk和FLASH片选信号fcs_b的同步控制下，从FLASH的地址0开始，通过FLASH的主设备输入从设备输出端口miso顺序读取起始地址ADDR、操作码OPCODE。
优选的，FPGA读取出操作码OPCODE后，通过FLASH的主设备输出从设备输入端口mosi将起始地址ADDR和操作码OPCODE发送给FLASH，以使FLASH做好被读取的准备。
S12、根据所述操作码指定的读取模式，在所述FLASH中从所述配置数据的起始地址开始读取配置数据。
其中，FPGA将起始地址ADDR和操作码OPCODE发送给FLASH后，根据操作码OPCODE指定的模式，从起始地址ADDR开始，通过FLASH的主设备输入从设备输出端口miso读取配置数据。
本发明实施例提供的基于FLASH的FPGA配置控制方法，在FLASH中增加存储配置数据的起始地址和操作码，使得FPGA根据操作码指定的读取模式，在FLASH中从该配置数据的起始地址开始读取配置数据，能够用较少的逻辑资源实现基于FLASH配置FPGA的灵活性。
本发明实施例还提供一种基于如图2所示的FLASH的FPGA配置控制装置，如图4所示，所述装置包括：
第一读取模块11，用于当FPGA上电后，从所述FLASH的固定地址读取所述起始地址和所述操作码。
其中，当FPGA芯片上电后，第一读取模块11在时钟clk和FLASH片选信号fcs_b的同步控制下，从FLASH的地址0开始，通过FLASH的主设备输入从设备输出端口miso顺序读取起始地址ADDR、操作码OPCODE。
优选的，所述装置还包括发送模块，用于在第一读取模块11读取出操作码OPCODE后，通过FLASH的主设备输出从设备输入端口mosi将起始地址ADDR和操作码OPCODE发送给FLASH。
第二读取模块12，用于根据所述操作码指定的读取模式，在所述FLASH中从所述配置数据的起始地址开始读取配置数据。
其中，第二读取模块12在发送模块将起始地址ADDR和操作码OPCODE发送给FLASH后，根据操作码OPCODE指定的模式，从起始地址ADDR开始，通过FLASH的主设备输入从设备输出端口miso读取配置数据。
本发明实施例提供的基于FLASH的FPGA配置控制装置，在FLASH中增加存储配置数据的起始地址和操作码，使得FPGA根据操作码指定的读取模式，在FLASH中从该配置数据的起始地址开始读取配置数据，能够用较少的逻辑资源实现基于FLASH配置FPGA的灵活性。
本发明实施例还提供一种FPGA，所述FPGA包括上述的基于FLASH的FPGA配置控制装置。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-OnlyMemory，ROM)或随机存储记忆体(RandomAccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (9)

1.一种基于FLASH的FPGA配置控制方法，所述FLASH存储有配置数据，其特征在于，所述FLASH的固定地址还存储有所述配置数据的起始地址和读取模式的操作码；所述方法包括：
当FPGA上电后，从所述FLASH的固定地址读取所述起始地址和所述操作码；
根据所述操作码指定的读取模式，在所述FLASH中从所述配置数据的起始地址开始读取配置数据。
2.根据权利要求1所述的方法，其特征在于，从所述FLASH的固定地址读取所述起始地址和所述操作码之后，所述方法还包括：
将所述起始地址和所述操作码发送给FLASH。
3.根据权利要求1或2所述的方法，其特征在于，
所述FLASH从所述固定地址起顺序存储所述配置数据的起始地址、所述操作码以及所述配置数据。
4.一种基于FLASH的FPGA配置控制装置，所述FLASH存储有配置数据，其特征在于，FLASH的固定地址还存储有所述配置数据的起始地址和读取模式的操作码；所述装置包括：
第一读取模块，用于当FPGA上电后，从所述FLASH的固定地址读取所述起始地址和所述操作码；
第二读取模块，用于根据所述操作码指定的读取模式，在所述FLASH中从所述配置数据的起始地址开始读取配置数据。
5.根据权利要求4所述的装置，其特征在于，所述装置还包括：
发送模块，用于在所述第一读取模块从所述FLASH的固定地址读取所述起始地址和所述操作码之后，将所述起始地址和所述操作码发送给FLASH。
6.根据权利要求4或5所述的装置，其特征在于，
所述FLASH从所述固定地址起顺序存储所述配置数据的起始地址、所述操作码以及所述配置数据。
7.一种FPGA，其特征在于，所述FPGA包括如权利要求4-6中任一项所述的FPGA配置控制装置。
8.一种FLASH，存储有配置数据，其特征在于，所述FLASH的固定地址还存储有所述配置数据的起始地址和读取模式的操作码。
9.根据权利要求8所述的FLASH，其特征在于，所述FLASH从所述固定地址起顺序存储所述配置数据的起始地址、所述操作码以及所述配置数据。
CN201510890874.3A 2015-12-04 2015-12-04 基于flash的fpga配置控制方法、装置、flash以及fpga Pending CN105515568A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510890874.3A CN105515568A (zh) 2015-12-04 2015-12-04 基于flash的fpga配置控制方法、装置、flash以及fpga

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510890874.3A CN105515568A (zh) 2015-12-04 2015-12-04 基于flash的fpga配置控制方法、装置、flash以及fpga

Publications (1)

Publication Number Publication Date
CN105515568A true CN105515568A (zh) 2016-04-20

Family

ID=55723287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510890874.3A Pending CN105515568A (zh) 2015-12-04 2015-12-04 基于flash的fpga配置控制方法、装置、flash以及fpga

Country Status (1)

Country Link
CN (1) CN105515568A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023109089A1 (zh) * 2021-12-17 2023-06-22 无锡中微亿芯有限公司 实现外部监控和配置的flash型fpga的配置电路

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208163B1 (en) * 1999-02-25 2001-03-27 Xilinx, Inc. FPGA configurable logic block with multi-purpose logic/memory circuit
US7088132B1 (en) * 2004-03-25 2006-08-08 Lattice Semiconductor Corporation Configuring FPGAs and the like using one or more serial memory devices
CN1881471A (zh) * 2005-06-02 2006-12-20 株式会社东芝 半导体集成电路器件
US7343470B1 (en) * 2003-09-26 2008-03-11 Altera Corporation Techniques for sequentially transferring data from a memory device through a parallel interface
CN101207382A (zh) * 2007-12-03 2008-06-25 福建星网锐捷网络有限公司 数据配置系统、方法及相关装置
CN101315812A (zh) * 2008-03-20 2008-12-03 上海交通大学 基于并口的flash存储器在线编程方法
CN102361451A (zh) * 2011-09-06 2012-02-22 北京时代民芯科技有限公司 一种fpga配置电路架构
CN202257570U (zh) * 2011-09-28 2012-05-30 上海三一精机有限公司 一种基于单片机的fpga配置系统
CN103885921A (zh) * 2014-04-22 2014-06-25 国家电网公司 Flash存储器、fpga芯片以及fpga芯片的配置方法
CN203689503U (zh) * 2013-12-11 2014-07-02 杭州海康威视数字技术股份有限公司 基于现场可编程门阵列实现的单板系统
CN104360876A (zh) * 2014-10-22 2015-02-18 深圳市国微电子有限公司 一种基于sopc的boot启动与fpga配置方法及装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208163B1 (en) * 1999-02-25 2001-03-27 Xilinx, Inc. FPGA configurable logic block with multi-purpose logic/memory circuit
US7343470B1 (en) * 2003-09-26 2008-03-11 Altera Corporation Techniques for sequentially transferring data from a memory device through a parallel interface
US7088132B1 (en) * 2004-03-25 2006-08-08 Lattice Semiconductor Corporation Configuring FPGAs and the like using one or more serial memory devices
CN1881471A (zh) * 2005-06-02 2006-12-20 株式会社东芝 半导体集成电路器件
CN101207382A (zh) * 2007-12-03 2008-06-25 福建星网锐捷网络有限公司 数据配置系统、方法及相关装置
CN101315812A (zh) * 2008-03-20 2008-12-03 上海交通大学 基于并口的flash存储器在线编程方法
CN102361451A (zh) * 2011-09-06 2012-02-22 北京时代民芯科技有限公司 一种fpga配置电路架构
CN202257570U (zh) * 2011-09-28 2012-05-30 上海三一精机有限公司 一种基于单片机的fpga配置系统
CN203689503U (zh) * 2013-12-11 2014-07-02 杭州海康威视数字技术股份有限公司 基于现场可编程门阵列实现的单板系统
CN103885921A (zh) * 2014-04-22 2014-06-25 国家电网公司 Flash存储器、fpga芯片以及fpga芯片的配置方法
CN104360876A (zh) * 2014-10-22 2015-02-18 深圳市国微电子有限公司 一种基于sopc的boot启动与fpga配置方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023109089A1 (zh) * 2021-12-17 2023-06-22 无锡中微亿芯有限公司 实现外部监控和配置的flash型fpga的配置电路

Similar Documents

Publication Publication Date Title
KR102149768B1 (ko) 불휘발성 메모리 시스템
US11113222B2 (en) NAND switch
KR100784865B1 (ko) 낸드 플래시 메모리 장치 및 그것을 포함한 메모리 시스템
US20170090813A1 (en) Non-Volatile Memory Device Having a Memory Size
CN107479918B (zh) 一种可重构的mcu烧录的fpga模型
CN107408406B (zh) 用于减少命令移位器的方法及设备
CN111078156B (zh) 一种闪存数据映射方法、dq映射模组及存储设备
US20170255249A1 (en) Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation
CN103455419B (zh) 现场可编程门阵列平台及其调试方法
CN107145465B (zh) 串行外设接口spi的传输控制方法、装置及系统
US20080155287A1 (en) Power saving in NAND flash memory
CN102053936B (zh) Fpga通过ddr2接口与dsp通信的方法及装置
JP2005092882A (ja) データ伝送時間を減少させるデュアルバッファリングメモリシステム及びこれに対する制御方法
CN105515568A (zh) 基于flash的fpga配置控制方法、装置、flash以及fpga
CN105590648B (zh) 存储器读取方法以及数字存储器装置
US9489007B2 (en) Configurable clock interface device
CN104064213A (zh) 存储器存取方法、存储器存取控制方法及存储器控制器
CN106940645B (zh) 一种可引导的fpga配置电路
CN203689503U (zh) 基于现场可编程门阵列实现的单板系统
US7882406B2 (en) Built in test controller with a downloadable testing program
CN109558336A (zh) 用于闪存主控硬件自动快速产生闪存接口讯号序列的方法
CN107766285B (zh) 一种基于fpga挂载外部存储的复位系统
CN103927210A (zh) 基于cpld的fpga加载系统
CN214540759U (zh) Fpga芯片及电子系统
CN104216836A (zh) 一种存储系统的并行读写方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518057 Guangdong city of Shenzhen province Nanshan District high tech Industrial Park Road eight South South technology Howare Technology Building 16

Applicant after: Shenzhen Pango Microsystems Co., Ltd.

Address before: 518057 Guangdong city of Shenzhen province Nanshan District high tech Industrial Park Road eight South South technology Howare Technology Building 16

Applicant before: SHENZHEN PANGO MICROSYSTEMS CO., LTD.

COR Change of bibliographic data