DE3782321T2

DE3782321T2 - Eingabenverwaltungsschaltung fuer programmierbare steuerung.

Info

Publication number: DE3782321T2
Application number: DE8787402534T
Authority: DE
Inventors: Pierre Gohl; Jean-Louis Lachenal; Jacky Pergent
Original assignee: La Telemecanique Electrique SA
Current assignee: Telemecanique SA
Priority date: 1986-11-25
Filing date: 1987-11-10
Publication date: 1993-03-11
Anticipated expiration: 2007-11-11
Also published as: JP2527771B2; SG35793G; AU595079B2; JPS63142403A; AU8160187A; BR8706345A; DE3782321D1; ES2035871T3; EP0272172B1; US5062072A; FR2607274A1; KR910001710B1; KR880006618A; CA1276311C; FR2607274B1; EP0272172A1

Description

Die vorliegende Erfindung betrifft einen Eingaben-Verwaltungskreis, oder ggf. Eingaben-Ausgaben-Verwaltungskreis für ein Prozeßsteuersystem in industrieller oder tertiärer Umgebung, wie einen programmierbaren Automaten.
Wie man weiß, enthalten die programmierbaren Automaten Eingangs- und Ausgangskreise, die von einer zentralen Verarbeitungseinheit gesteuert werden, welche mit einem Prozessor und zugehörigen Speichern ausgestattet ist, insbesondere einem Eingangs-Ausgangs-Bildspeicher, sowie einen Datenbus, der die Verbindung zwischen den Eingangs- und Ausgangskreisen und der zentralen Einheit bewirkt; insbesondere weisen die Eingangskreise eine Vielzahl von parallelen Eingangskanälen auf, die je mit Meßfühlern verbunden werden können, wobei der Zustand der Eingangskanäle zyklisch von der zentralen Einheit abgefragt wird.
Die Eingangskreise enthalten zusammengesetzte und untereinander verbundene Bauteile auf einer Karte, deren Oberfläche so klein wie möglich sein soll. Außerdem sind die Eingangskreise direkt den Störungen und Geräuschen ausgesetzt, die auf die Klemmen und Verbindungsleiter mit den Meßfühlern beeinträchtigen.
Allgemein werden im Eingangskreis den Eingangskanälen zugeordnete optoelektronische Koppler verwendet, um eine isolierte Übertragung der von den Meßfühlern kommenden Signale zu gewährleisten. Dies ist insbesondere der Fall in dem im Patent US A 360 913 beschriebenen Eingangs/Ausgangskreis, der es erlaubt, mit Hilfe von Multiplexern eine bestimmte Anzahl von Eingangs- und Ausgangsleitungen mit einem parallelen Bus von acht Bits zu verbinden.
Es hat sich herausgestellt, daß diese Art von Schaltkreisen den Nachteil aufweisen, einen optoelektronischen Koppler pro Eingangskanal zu benötigen. Diese optoelektronischen Koppler besetzen also einen beträchtlichen Platz auf der Eingangskarte. Außerdem entstehen verschiedene Nachteile aus der Verwendung von optoelektronischen Kopplern: Ihr Phototransistor kann sich tatsächlich im Fall einer starken Störung aufgrund einer Störung im gleichen Modus sättigen; zudem bewirken die Streuung und der Mangel an Genauigkeit in den Merkmalen der optoelektronischen Koppler, daß ihre Blockierzeit ungenügend bekannt ist und außerdem in der Zeit variiert.
Die Erfindung hat insbesondere zum Ziel, diese durch die Verwendung von optoelektronischen Kopplern für jeden Eingangskanal entstehenden Nachteile zu vermeiden, ohne das Verhalten des Prozeßsteuersystems gegenüber Störungen zu verändern, und dies mittels einer Platzsparenden und in Bezug auf die Erfassungssicherheit der Eingangssignale leistungsfähigen Eingabenarchitektur, Die Erfindung hat weiter zum Ziel, es zu erlauben, auf einfache Weise die Spannung der Meßfühler zu überprüfen.
Sie schlägt einen Eingaben-Verwaltungskreis für ein Prozeßsteuersystem wie einen programmierbaren Automaten vor, wobei dieses System aufweist:
- eine Zentraleinheit mit einem Prozessor und Speichern, insbesondere einem Eingangs-Ausgangs-Bildspeicher,
- einen Datenbus und einen Dienstsignalebus, die die Verbindung zwischen dem Verwaltungskreis und der Zentraleinheit bewirken,
wobei der Verwaltungskreis eine Vielzahl von parallelen Eingangskanälen aufweist, die je an Meßfühler angeschlossen werden können und deren Zustand zyklisch von der Zentraleinheit abgefragt wird.
Gemäß der Erfindung ist dieser Schaltkreis dadurch gekennzeichnet, daß er aufweist
- einen Parallel-Serienwandler mit parallelen Eingängen, die je über Filter- und Schwellenorgane mit den Eingangskanälen verbunden sind, und mit einem Serienausgang, der Wörter übertragen kann, die aufeinanderfolgende Bits enthalten, welche den an die Eingangskanäle angelegten Signalen entsprechen,
- eine Serienverbindung, die diesen Serienausgang mit der Eingaben-Verwaltungseinheit verbindet, die für den Datenaustausch mit dem Eingangs-Ausgangs-Bildspeicher an den Prozessor der Zentraleinheit koppelbar ist,
- ein Isolierorgan wie einen optoelektronischen Koppler, der auf die Serienverbindung zwischengeschaltet ist, um die isolierte Übertragung von Eingangssignalen zwischen dem Parallel-Serien-Wandler und der Eingaben-Verwaltungseinheit zu bewirken, und
- ein Filter, das auf der Serienverbindung hinter dem optoelektronischen Koppler angeordnet ist, wobei die Verwaltungseinheit einen Serien-Parallel-Wandler aufweist, dessen Serieneingang mit dem Ausgang des Filters verbunden und dessen paralleler Ausgang an den Datenbus angeschlossen ist.
Daraus entstehen eine Vereinfachung der Verbindungen und ein geringer Platzbedarf auf der den Eingaben-Verwaltungskreis tragenden Karte, da diese Karte nur noch - für eine gegebene Einheit von Eingangskanälen - mit einer verringerten Anzahl von optoelektronischen Kopplern versehen ist, d. h. einem einzigen Datenübertragungs-optoelektronischen Koppler und einigen optoelektronischen Kopplern zur Übertragung von Takt- oder Adressiersignalen. Außerdem erlaubt die in jedem Kanal vor dem optoelektronischen Koppler durchgeführte Filterung, entstörte Datensignale zu übertragen.
Vorzugsweise sieht man vor, in jedes von der Serienverbindung übertragene Wort zusätzlich zu einem Paritätsbit Bits mit festem Wert zur Kontrolle der Integrität dieser Verbindung und ein Bit zur Kontrolle der Spannung der Meßfühler einzufügen.
Andere Merkmale und Vorteile der Erfindung gehen aus der nachfolgenden Beschreibung eines nicht eingrenzend zu verstehenden Ausführungsbeispiels in Bezug auf die bei liegenden Zeichnungen hervor.
Fig. 1 zeigt ein Blockschaltbild eines erfindungsgemäßen Eingaben-Ausgaben-Verwaltungskreises für einen programmierbaren Automaten.
Fig. 2 zeigt ein Teil-Blockschaltbild einer bevorzugten Ausführungsform des Eingaben-Ausgaben-Verwaltungskreises der Fig. 1.
Fig. 3 ist ein Blockschaltbild der Eingaben-Ausgaben-Verwaltungseinheit des Kreises der Fig. 1.
Fig. 4 zeigt detaillierter einen Teil der Austauschkontrollogik der Eingaben-Ausgaben-Verwaltungseinheit der Fig. 3.
Fig. 5 ist ein Blockschaltbild des der Verwaltungseinheit eigenen Taktgebersystems.
Fig. 6 stellt durch ein Zeitdiagramm einige der vom Taktgebersystem erzeugten Signale und ein Beispiel eines von diesen Signalen getakteten Eingangsrahmens dar.
Fig. 7 zeigt schematisch eine Ausführungsvariante des Parallel-Serien-Wandlers, der im Eingaben-Ausgaben-Verwaltungskreis der Fig. 1 verwendbar ist.
Der in Fig. 1 gezeigte programmierbare Automat 10 enthält eine zentrale Verarbeitungseinheit 11 bestehend aus einem Mikroprozessor, einer Verarbeitungslogik und zugehörigen Speichern, insbesondere einem Eingangs-Ausgangs-Bildspeicher 11a. Er weist außerdem eine nicht dargestellte Stromversorgung und einen oder mehrere Eingaben-Ausgaben-Verwaltungskreise 12 auf; ein solcher Kreis wird nun beschrieben werden.
Die Zentraleinheit 11 ist mit einem oder mehreren Kreisen 12 über einen Datenbus 13, zum Beispiel mit acht Bits, und über einen Dienstsignalebus 14 verbunden.
Jeder Eingaben-Ausgaben-Verwaltungskreis 12 weist eine gewisse Anzahl normaler paralleler Eingangskanäle 15 und zwei prioritäre parallele Ereignis-Eingangskanäle 16 auf. Jeder Eingangskanal kann mit einem Meßfühler über eine Eingangsklemme 17 verbunden werden und weist ein Analogfilter- und Schwellenorgan 18 auf.
Die Kanäle 15 sind mit den parallelen Eingängen 19 eines Parallel-Serien-Wandlers 20 verbunden. Dieser besteht in der vorliegenden Ausführungsform aus einem Parallel-Serien- Register.
Ein weiteres Parallel-Serien-Register 20a wird hinzugefügt, um die Anzahl der normalen Eingangskanäle zu verdoppeln. Die Eingaben-Erfassungskapazität kann noch durch das Hinzufügen weiterer Parallel-Serien-Register erhöht werden.
Das Parallel-Serien-Register 20 weist einen Serienausgang 21 auf, der über eine mit einem optoelektronischen Koppler 23 oder einem anderen analogen Organ zur isolierten Übertragung versehene Serienverbindung 22 mit dem Serieneingang 24 einer Eingaben-Ausgaben-Verwaltungseinheit 25 verbunden ist, die mit einem Taktgebersystem 26 ausgestattet ist, das in Bezug auf das Taktgebersystem der Zentraleinheit 11 autonom ist. Die Erfassung der Eingaben durch die Register 20 und 20a kann so gleichzeitig und unabhängig von der Erfassungs- und Verarbeitungsgeschwindigkeit der Zentraleinheit durchgeführt werden.
Wie weiter unten genauer beschrieben wird, liefert das Taktgebersystem 26 eine gewisse Anzahl von Signalen, insbesondere ein unterbrochenes Taktsignal CK und ein Abfragesignal ST. Die Signale CK und ST takten je die von der Serienverbindung 22 zu leitenden Bits und Wörter. Die Signale CK und ST werden von der Verwaltungseinheit 25 zu Eingängen 27 des Parallel-Serien-Registers 20 über mit optoelektronischen Kopplern 28 bzw. 29 ausgestattete Leitungen übertragen.
In Abänderung kann das Taktgebersystem 26 ein durchgehendes Signal CK' liefern, um die Bits der Serienverbindung und ein Parallel/Serien-Signal P/S zu takten, um die parallele Ladung oder das Serienverschieben des Registers 20 zu bestimmen; die Signale CK' und P/S werden hier noch von der Einheit 25 zum Register 20 über zwei je mit optoelektronischen Kopplern versehene Leitungen übertragen.
Wie das Register 20 weist auch das Parallel-Serien- Register 20a einerseits parallele Eingänge 19a, die mit den Kanälen 15 über Analogfilter- und Schwellenorgane 18 verbunden sind, und andererseits einen Serienausgang 21a auf, der über eine mit einem optoelektronischen Koppler 23a versehene Serienverbindung 22a mit einem zweiten Serieneingang 24a der Verwaltungseinheit 25 verbunden ist. Eingänge 30 des Registers 20a empfangen die Signale CK und ST indirekt über das Register 20. Es ist anzumerken, daß es, wenn der erfindungsgemäße Eingaben-Verwaltungskreis mehrere Parallel-Serien-Register 20, 20a, 20b, 20c, . . . aufweist, genügt, ebensoviele Serienverbindungs-optoelektronische Koppler 23 wie Register vorzusehen und sich mit einem oder zwei Takt- und/oder Steuer-optoelektronischen Kopplern 28, 29 zu begnügen.
Die Verwaltungseinheit 25 weist außerdem parallele Eingänge 31 auf, die je über ein Filter- und Schwellenorgan 18 und einen optoelektronischen Koppler 32 mit den schnellen prioritären Eingängen 16 verbunden sind. Die Einheit 25 weist andererseits eine gewisse Anzahl von parallelen Ausgängen O1-Ox auf, die je über optoelektronische Koppler 33 und Schutzkreise 34 mit Ausgangsklemmen 35 verbunden sind. Ein von den Signalen CK und ST - oder in Abänderung von CK und P/S - getakteter Serienausgang 36 ist über eine mit einem optoelektronischen Koppler 38 versehene Serienverbindung 37 an eine Selbsttestvorrichtung und/oder ein entsprechendes Auswertungsorgan angeschlossen.
In einer Variante können die parallelen Ausgänge O1-Ox weggelassen werden und die Eingaben-Ausgaben-Verwaltungseinheit 25 kann einen einzigen Serienausgang aufweisen, der über den optoelektronischen Koppler 38 mit dem Serieneingang eines Serien-Parallel-Wandlers verbunden ist; die parallelen Ausgänge dieses Organs sind dann mit den Ausgangskanälen über die Schutzkreise 34 verbunden; diese Anordnung ist in gewisser Weise homolog der des Parallel-Serien-Wandlers 20.
Ein Eingang 39 der Einheit 25 empfängt über einen optoelektronischer Koppler 40 ein Fehlersignal, wenn ein Fehler in Höhe eines der Ausgänge auftritt und wenn dieser Fehler von einem der Kreise 34 erfaßt wurde.
Außerdem ist ein Anzeiger 41 durch Leiter 42 mit multiplexierten Ausgängen 43 der Verwaltungseinheit 25 verbunden.
In der Ausführungsform der Fig. 2 enthält der Parallel-Serien-Wandler 20 ein aus neunzehn D-Kippstufen bestehendes Schieberegister, d. h.:
- eine Kippstufe BCU zur Kontrolle der Spannung U der Meßfühler,
- sechzehn Daten-Kippstufen B0-B15, die je mit den Eingangsklemmen 17 verbunden sind, und
- zwei Austauschkontroll-Kippstufen BB0, BB1.
Die Kippstufe BCU erzeugt ein Bit des Werts 0 oder 1 je nachdem, ob die Speisespannung der Meßfühler niedriger oder höher ist als eine Spannungsschwelle VREF.
Die Kippstufen B0-B15 erzeugen ein Bit eines Werts 0 oder 1, je nachdem, ob die an die jeweilige Klemme 17 angelegte Spannung niedriger oder höher als die gleiche Schwelle VREF ist. Es ist vorteilhaft, wenn diese Schwelle VREF die gleiche ist, einerseits, um die Spannung U der Meßfühler zu kontrollieren, und andererseits um die von diesen Meßfühlern kommenden Daten zu erfassen, da so jede Veränderung der Schwelle in der gleichen Richtung berücksichtigt wird.
Die Kippstufen BB0, BB1 können ein Bit B0, B1 festen Werts 0 bzw. 1 liefern, mit dem Ziel, die physische Integrität der Verbindung zwischen dem Parallel-Serien-Wandler und der Eingaben-Ausgaben-Verwaltungseinheit zu kontrollieren. Die Bits B0 und B1 ermöglichen es insbesondere zu kontrollieren, ob die Verbindungen mit optoelektronischen Kopplern 23, 23a und 28, 29 einen Übertragungsfehler einführen, um im Fall eines Defekts eine Sperrung des Austauschs und eine Fehlersignalisierung zu bewirken; ein solcher Fall eines Defekts kann zum Beispiel aus einem Kurzschluß oder einer Schaltkreisöffnung eines optoelektronischen Kopplers bestehen.
Jede Daten-Kippstufe B0-Bn ist mit ihrer jeweiligen Klemme 17 über das Filter- und Schwellenorgan 18 verbunden, von dem zur Vereinfachung nur das mit der Kippstufe B15 verbundene gezeigt ist.
Jedes Organ 18 enthält einen Komparator 44, vor dem ein Analogfilternetz 45 liegt. Das Netz 45 weist zwischen der Klemme 17 und einem Eingang des Komparators zwei Serien-Widerstände R1, R2 auf; ein Punkt zwischen R2 und dem Eingang des Komparators ist über einen Kondensator C1 mit Masse verbunden; ein Zwischenpunkt zwischen R1 und R2 ist über einen mit einer Zener-Diode Z1 parallelgeschalteten Widerstand R3 mit Masse verbunden. Ein anderer Eingang des Komparators empfängt die Schwellenspannung VREF, was den oben erwähnten Vorteil darstellt.
Die Ausgänge der verschiedenen Komparatoren 44 sind mit den parallelen Eingängen 19 des Registers 20 verbunden, während der Serienausgang 21 des Registers mit einem Mittel 46 verbunden ist, das ein Paritätsbit erarbeiten und dem Rahmen zufügen soll. Das Mittel 46 weist ein Organ 47 zur Paritätsberechnung für jeden von dem Register 20 ausgegebenen Rahmen auf. Das Organ 47 liefert ein Paritätsbit P47, das am Ende des Austauschs über eine entsprechende Logik 48 zur Serienverbindung 22 übertragen wird, insbesondere unter Berücksichtigung des Aussendens des Abfragesignals ST. Diese Übertragung am Ende des Austauschs geschieht mittels eines Schalters 50, der von einer Logik 49 abhängt. Diese empfängt auf verschiedenen Eingängen die Ausgangssignale der Kippstufen BCU, B0-Bn, BB0. BB1 und steuert den Schalter, wenn diese Signale das Ende der Serienverschiebung angeben; der Schalter 50 bewirkt so während des Austauschs die direkte Verbindung 21-48 und am Ende des Austauschs die Verbindung 47-48.
Vorzugsweise enthält das Organ 47 ein Exklusiv-ODER- Tor mit zwei Eingängen und eine Kippstufe vom D-Typ, die von Signal CK getaktet und vom Signal ST auf Null zurückgesetzt wird. Der Dateneingang der D-Kippstufe ist mit dem Ausgang des Exklusiv-ODER-Tors verbunden. Der Ausgang Q der D-Kippstufe ist einerseits mit dem Schalter 50 verbunden, um mit der Serienverbindung verbunden zu werden, und andererseits mit einem ersten Eingang des Exklusiv-ODER-Tors, während der zweite Eingang dieses Tors mit dem Ausgang 21 des Registers 20 verbunden ist. Man erhält so auf einfache Weise eine Paritätsberechnung in Echtzeit.
Die Kippstufe BCU zur Kontrolle der Spannung U der Meßfühler ist mit einer Eingangsklemme 51 verbunden, an die die Spannung U über einen Komparator 52 und ein digitales Filter 53 anlegbar ist. Der Komparator 52 vergleicht die Spannung U mit der Schwelle VREF und das Filter 53, das in einer Variante ein Analogfilter sein könnte, liefert ein Signal SU, das an die Kippstufe BCU angelegt wird.
Vorteilhafterweise ist das digitale Filter 53 ein Vorwärts-Rückwärts-Zähler, der so gestaltet ist, daß er aufweist:
- für eine Unterbrechung der Spannung U der Meßfühler, eine Zeitkonstante geringer als die Zeitkonstante der Filternetze 45 der Organe 18, und
- für eine Wiederherstellung der Spannung U der Meßfühler, eine Zeitkonstante höher als die Zeitkonstante der Netze 45.
So geht man sicher, daß das Signal SU zur Kontrolle der Spannung der Meßfühler den Zustand wechselt einerseits bei einer Unterbrechung von U schneller als die Datensignale und andererseits bei einem Anstieg von U weniger schnell als die Datensignale, um es zu ermöglichen, die Kondensatoren C1 der Analogfilter 45 der Eingangskanäle zu laden.
Es ist anzumerken, daß eine Schaltvorrichtung 54 dem Parallel-Serien-Register 20 zugeordnet ist, um in Abhängigkeit von einem Umschaltbefehl die Gesamtheit oder einen Teil der Daten-Kippstufen des Registers zu aktivieren, beispielsweise sechzehn oder zwölf Kippstufen im vorliegenden Beispiel. Es wird nachfolgend angenommen, daß das Register 20 mit seiner niedrigen Kapazität von zwölf Eingangskanälen ausgewählt wird, wobei selbstverständlich jeder Serienverbindungsrahmen dann nacheinander die Bits: CU, B0, B1, B2, . . . B10, B11, BB0, BB1, P47 anstelle von CU, B0, 31, 32, . . B14, B15, BB0, BB1, P47 aufweist, für einen Betrieb mit sechzehn nützlichen Eingangskanälen.
Fig. 3 zeigt eine Ausführungsform der Eingaben-Ausgaben-Verwaltungseinheit 25. Der Serieneingang 24 der Einheit 25 ist über ein digitales Filter 60 gleichen Modus einerseits mit einem Serieneingang 61 eines Serien-Parallel-Wandlers 62, der in diesem Fall aus einem Serien-Parallel-Register besteht, und andererseits mit einem Paritätsprüfungsorgan 63 verbunden, das für jedes übertragene Wort ein Paritätsbit PAR liefert, das für eine korrekte oder unkorrekte Parität repräsentativ ist. Gleiches gilt für den Serieneingang 24a, für den ein digitales Filter 60a gleichen Modus vorgesehen ist, wie auch ein Serien-Parallel-Register und andere Organe identisch denen, die nun in Bezug auf das Register 62 beschrieben werden.
Vorzugsweise enthält das Organ 63 ein Exklusiv-ODER- Tor, das mit einer D-Kippstufe in der oben für das Organ 47 beschriebenen Weise verbunden ist. Ein Eingang des Exklusiv- ODER-Tors ist so mit dem Eingang 24 verbunden, ein anderer Eingang dieses Tors ist mit dem Ausgang Q der D-Kippstufe verbunden; der Ausgang Q ist andererseits mit einer Austauschkontrollogik verbunden, die weiter unten beschrieben wird.
Jedes Digitalfilter 60, 60a empfängt vom Taktgebersystem 26 kommende Taktsignale HD1, HD2 und dient dazu, die Störungen gleichen Modus zu entfernen, die die Serienverbindung 22, 22a beeinträchtigen.
Das Register 62 weist parallele Ausgänge B1, B0, D0- D11 und CU auf. Die Ausgänge D0-D11 des Registers 62 sind mit einem Register 64 zur Austauschvalidierung gekoppelt, während die Ausgänge B1, B0 und CU an eine Austauschkontrollogik 66 gekoppelt sind.
Die Ausgänge des Registers 64 sind an die Eingänge eines Verriegelungs-Registers 65 gekoppelt. Die Austauschkontrollogik 66 empfängt außer den Bits B0 und B11 zur Austauschintegritätskontrolle das Paritätskontrollbit PAR und liefert ein Signal VAL der Austauschvalidierung, wenn sie geprüft hat, daß die Bits B0, B1, PAR der beiden Serienverbindungen 22 und 22a alle den korrekten Wert haben. Die Logik 66 liefert ein Nullrücksetzungssignal RZ und ein Fehlersignal DEF 1, wenn eines der Bits B0, B1, PAR während einer vorbestimmten Anzahl von Austauschvorgängen einen unrichtigen Wert beibehält, wie auch ein Fehlersignal DEF 0, wenn das Bit CU eine zu geringe Spannung der Meßfühler bezeugt.
Das Signal VAL kann an das Register 64 gekoppelt werden und, je nach seinem Zustand, erstellt oder verhindert es das Laden des Registers. Im Fall eines Fehlers behält das Register 64 die Daten des vorhergehenden Rahmens bei; wenn der Fehler weiterbesteht, behält es die alten Daten während n Rahmen und wird auf Null zurückgestellt beim n+1-ten Rahmen (z. B. n = 3), und dies mittels eines in der Logik 66 enthaltenen und weiter unten in Bezug auf Fig. 4 beschriebenen Zählkreises.
Das Verriegelungs-Register 65 steuert zwölf Leitungen 10-111, die über einen Multiplexer 67 mit acht Ausgängen an einen Puffer 68, der drei Zustände besitzt, und weiter an den 8-Bits-Bus 13 führen. Der Multiplexer 67 empfängt ebenso zwölf Ausgangsleitungen I12-I23 eines nicht dargestellten und der Serienverbindung 22a entsprechenden homologen Verriegelungs- Registers. Der Multiplexer 67 multiplexiert verschiedene andere Signale, insbesondere Signale ER0, ER1 mit schnellem Eingang, die ggf. von den Ereignis-Eingängen 16 stammen, und Signale DEF 0 betreffend einen Fehler der Meßfühlerspannung, DEF 1 betreffend einen Austauschfehler, DEF 2 betreffend einen Ausgangsfehler und DEF 3 betreffend einen Spannungsfehler des Automaten. Eine Logik 69 empfängt außerdem die Signale ER0, ER1, um ein Unterbrechungssignal INT zu erzeugen, das an den Multiplexer 67 anlegbar ist.
Wie Fig. 4 genauer zeigt, enthält die Austauschkontrollogik 66 eine UND-Logik 70, die die den beiden Serienverbindungen 22 und 22a entsprechenden Bits BO, 31 und PAR empfängt. Ein Ausgang der Logik 70 ist mit dem Sperreingang eines Fehlerzählers 73 und mit dem Dateneingang einer D-Kippstufe 71 verbunden, deren Ausgang Q das Signal VAL erzeugt. Der Takteingang der Kippstufe 71 und der Eingang des Fehlerzählers 73 empfangen das Signal /ST über eine Kippstufe 72 genannt "ersten Rahmens".
Die Kippstufe 72 ersten Rahmens ermöglicht es so, die Kippstufe 71 zu blockieren und es zu vermeiden, den Zähler 73 zu inkrementieren, wenn das erste Signal ST auftritt; tatsächlich dient dieses dazu, die Daten in das Parallel-Serien-Register 20 (20a) zu laden; und erst beim zweiten Signal ST kann man die Daten im Validierungsregister 64 berücksichtigen.
Der Zähler 73 weist einen Ausgang auf, der einerseits mit dem Takteingang einer D-Kippstufe 74, die das Nullrücksetzungssignal RZ des Registers 64 liefert, und andererseits mit einer Logik 75 verbunden ist, die ein Fehlersignal DEF 1 liefert, wenn der Zähler vier aufeinanderfolgende Austauschfehler gezählt hat. Die das Signal DEF 1 erzeugende Logik 75 wie auch das Register 65 ist durch ein Signal RAHMEN verriegelbar.
Fig. 5 zeigt das Taktgebersystem 26 der Eingaben-Ausgaben-Verwaltungseinheit 25. Dieses System weist eine Eingangsklemme 80, die mit einem eigentlichen Taktgeber verbunden ist, dessen Frequenz beispielsweise zwischen 3,7 und 4 MHz liegt, und dann drei aufeinanderfolgende Frequenzteiler 81, 82, 83 und einen zu 82 parallelen Frequenzteiler 84 auf.
Der Teiler 81 liefert den Teilern 82, 84 ein Signal HD1, das durch n1 oder n2 > n1 geteilt ist, je nach dem Zustand eines Signals S/F, dessen Zustand beispielsweise in Abhängigkeit von den Blockiermerkmalen des optoelektronischen Kopplers 23 ausgewählt wird, um es zu ermöglichen, den Rahmen geringfügig zu verlangsamen.
Der Teiler 82 liefert ein durch n3 oder n4 > n3 geteiltes Signal, je nach dem Zustand eines Signals A/DC, wenn eine viel langsamere Übertragung gewünscht wird, was der Fall sein kann für Eingänge mit Wechselstrom. Der Teiler 82 liefert ein Signal HCK, das an den Teiler 83 rückübertragen wird. Dieser letztere liefert das unterbrochene Taktsignal CK und das Abfragesignal ST, wobei dieses durch Teilung der Frequenz von HCK durch n5 erhalten wird. Der Teiler 84 empfängt das Signal HD1 und liefert ein Signal HD2 geteilt durch n6 oder durch n7 > n6, was eine starke Verlangsamung von HD2 in Abhängigkeit vom Zustand des Signals A/DC ermöglicht.
Fig. 6 zeigt die Zeitdiagramme der Signale HCK, CK bzw. ST und die Länge T eines Rahmens. Zum Beispiel kann diese Länge 2,5 ms betragen für S/F = 0 und A/DC = 0.
Das Taktsystem 26, bei dem betont werden sollte, daß es zur Verwaltungseinheit 25 gehört, taktet die Serienverbindung 22 und dient dazu, die Multiplexierung der Anzeige zu verwalten. Es taktet auch die von der Verwaltungseinheit kommende Serienverbindung 37. HD1 und HD2 dienen dazu, die Digitalfilter 60, 60a zu takten. HCK ermöglicht es, CK und ST zu liefern und ermöglicht es so, die Eingangs- und Ausgangsrahmen der Verwaltungseinheit 25 zu erzeugen.
Außerdem ordnet man dem Eingaben-Ausgaben-Verwaltungskreis nicht dargestellte Hardware- und Software-Selbsttest- Einrichtungen zu.
Die analogen Eingangsfilter 45 können durch Digitalfilter ersetzt werden.
In einer anderen Ausführungsform, die in Fig. 7 dargestellt ist, besteht der Parallel-Serien-Wandler aus einem durch Adressierung gesteuerten analogen Multiplexer 120. Der Multiplexer weist Eingänge 119, die mit den Eingangsklemmen 117 über Filter 145 verbunden sind, und einen multiplexierten Ausgang 121 auf, der über einen Komparator 144, an den die Schwelle VREF angelegt ist, mit einer Serienverbindung 122 verbunden ist, die mit einem optoelektronischen Koppler 123 versehen und mit der Verwaltungseinheit verbunden ist. Der Multiplexer weist ebenfalls Adressiereingänge 130 auf, die über je mit einem optoelektronischen Koppler 131 versehene Leitungen mit Adressierausgängen 132 der Verwaltungseinheit verbunden sind.

Claims

1. Eingaben-Verwaltungskreis für ein Prozeßsteuersystem wie einen programmierbaren Automaten, wobei dieses System aufweist:

- eine Zentraleinheit (11) mit einem Prozessor und Speichern, insbesondere einem Eingangs-Ausgangs-Bildspeicher (11a),

- einen Datenbus (13) und einen Dienstsignalebus (14), die die Verbindung zwischen dem Verwaltungskreis (12) und der Zentraleinheit bewirken,

wobei der Verwaltungskreis eine Vielzahl von parallelen Eingangskanälen (15) aufweist, die je an Meßfühler angeschlossen werden können und deren Zustand zyklisch von der Zentraleinheit geprüft wird, dadurch gekennzeichnet, daß er aufweist:

- einen Parallel-Serienwandler (20) mit parallelen Eingängen (19), die je mit den Eingangskanälen (15) über Filter- und Schwellenorgane (18) verbunden sind, und mit einem Serienausgang (21), der Wörter übertragen kann, die aufeinanderfolgende Bits enthalten, welche den an die Eingangskanälen angelegten Signalen entsprechen,

- eine Eingaben-Verwaltungseinheit (25), die einen Serien- Parallel-Wandler aufweist, dessen Serieneingang mit dem Ausgang des Filters (60), und dessen Parallelausgang mit dem Datenbus (13) verbunden ist,

- eine Serienverbindung (22), die diesen Serienausgang mit der Eingaben-Verwaltungseinheit (25) verbindet, die für den Datenaustausch mit dem Eingangs-Ausgangs-Bildspeicher an den Prozessor der Zentraleinheit koppelbar ist,

- ein Isolierorgan wie einen Lichtkoppler (23), der auf die Serienverbindung zwischengeschaltet ist, um die isolierte Übertragung von Eingangssignalen zwischen dem Parallel-Serien-Wandler und der Eingaben-Verwaltungseinheit zu bewirken, und

- einen Filter (60), der auf der Serienverbindung hinter dem Lichtkoppler angeordnet ist.

2. Eingaben-Verwaltungskreis nach Anspruch 1, dadurch gekennzeichnet, daß der Parallel-Serien-Wandler (20) ein Parallel- Serien-Register ist, an das ein Taktsignal (CK) anlegbar ist, um den Serien-Schift zu takten, und das zu diesem Zweck einen Takteingang aufweist, der über eine mit einem Lichtkoppler (28) versehene Verbindung mit einem zur Eingaben-Verwaltungseinheit (25) gehörenden Taktgebersystem (26) verbunden ist, wobei dieses Taktgebersystem in Bezug auf das Taktgebersystem der Zentraleinheit (11) des Prozeßsteuersystems autonom ist.

3. Eingaben-Verwaltungskreis nach Anspruch 2, dadurch gekennzeichnet, daß er mehrere Parallel-Serien-Register (20, 20a, . . . ) aufweist, die durch ebensoviele Serienverbindungs-Licht koppler (23, 23a, . . . ) und durch einen einzigen Takt-Lichtkoppler (28) mit der Verwaltungseinheit (25) verbunden sind.

4. Eingaben-Verwaltungskreis nach einem der Ansprüche 2 und 3, dadurch gekennzeichnet, daß das Parallel-Serien-Register (20) einen Prüfeingang aufweist, an den über eine mit einem Lichtkoppler (29) versehene Verbindung ein zyklisches Prüfsignal (ST) angelegt werden kann, das vom Taktgebersystem (26) der Eingaben-Verwaltungseinheit (25) erzeugt wird.

5. Eingaben-Verwaltungskreis nach Anspruch 4, dadurch gekennzeichnet, daß er mehrere Parallel-Serien-Register (20, 20a, . . . ) aufweist, die durch ebensoviele Serienverbindungs-Lichtkoppler (23, 23a, . . . ) und durch einen einzigen Prüf-Lichtkoppler (29) mit der Verwaltungseinheit (25) verbunden sind.

6. Eingaben-Verwaltungskreis nach Anspruch 1, dadurch gekennzeichnet, daß der Parall-Serien-Wandler ein analoger Multiplexer (120) ist, der mehrere Adressiereingänge (130) aufweist, die über Lichtkoppler (131) mit Adressierausgängen (132) der Eingaben-Verwaltungseinheit (25) verbunden sind.

7. Eingaben-Verwaltungskreis nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß jedes vom Parallel-Serien-Wandler gelieferte Wort mindestens ein Kontrollbit festen Werts zur Kontrolle der Unversehrtheit der Serienverbindung (22) aufweist,

- wobei der Parallel-Serienwandler (20) ein Mittel zur Erarbeitung des Kontrollbits und zur Hinzufügung dieses Bits zum Wort aufweist,

- wobei die Eingaben-Verwaltungseinheit (25) einen Serien- Parallel-Wandler (62) mit einem Serieneingang (61) und mindestens einem Ausgang für das Kontrollbit aufweist, und

- wobei eine Logik (66) das Kontrollbit verarbeitet, um ein Austausch-Freigabesignal (VAL) zu liefern, wenn der Wert des vom Serien-Parallel-Wandler erhaltenen Kontrollbits korrekt ist.

8. Eingaben-Verwaltungskreis nach Anspruch 7, dadurch gekennzeichnet, daß die vom Parallel-Serien-Wandler gelieferte Nachricht ein Wort ist, das enthält:

- ein Kontrollbit (B1) des Werts 1,

- ein Kontrollbit (B0) des Werts 0,

- ein Paritätsbit (P47) für die Daten des Worts,

- wobei der Parallel-Serien-Wandler (20) ein Mittel zur Erarbeitung (46) des Paritätsbits und zum Hinzufügen dieses Bits an das Wort aufweist,

- wobei der Serien-Parallel-Wandler (62) mit Ausgängen für die Kontrollbits (B1) bzw. (B0) ausgestattet ist,

- wobei die Logik die Kontrollbits (B1) und (B0) und ein ausgehend vom übertragenen Paritätsbit (P47) berechnetes Paritätsbit (PAR) verarbeitet, um das Austausch-Freigabesignal (VAL) zu liefern, wenn der Wert der Bits (B1, B0, PAR) korrekt ist.

9. Eingaben-Verwaltungskreis nach Anspruch 8, dadurch gekennzeichnet, daß

- das Mittel (46) zur Erarbeitung des Paritätsbits ein Exklusiv-ODER Tor aufweist, dessen Ausgang mit dem Eingang einer Kippstufe (D) verbunden ist, wobei der Ausgang (Q) der Kippstufe (D) an die Serienverbindung (22) gekoppelt werden kann und mit einem ersten Eingang des Exklusiv-ODER Tors verbunden ist, während ein zweiter Eingang dieses Tors mit dem Serienausgang (21) des Parallel-Serien-Wandlers (20) verbunden ist,

- das Paritätsbit (PAR) von einem Organ (63) errechnet wird, das ein zweites Exklusiv-ODER Tor aufweist, das mit dem Eingang einer zweiten Kippstufe (D) verbunden ist, wobei der Ausgang (Q) der zweiten Kippstufe (D) mit der Austauschkontrollogik (66) und mit einem ersten Eingang des zweiten Exklusiv-ODER Tors verbunden ist, während ein zweiter Eingang dieses Tors mit dem Serieneingang (61) des Serien-Parallel-Wandlers (62) verbunden ist.

10. Eingaben-Verwaltungskreis nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die Eingaben-Verwaltungseinheit (25) ein Bestätigungs-Parallelregister (64) und ein Verriegelungs-Parallelregister (65) aufweist, das an den Datenbus (13) gekoppelt werden kann, wobei das Bestätigungsregister (64) mit einem Eingang für das Freigabesignal (VAL) ausgestattet ist und von den Parallelausgängen des Serien-Parallel-Wandlers (62) geladen und zum Verriegelungsregister (65) entladen werden kann, wenn dieses Signal seinen Freigabewert annimmt.

11. Eingaben-Verwaltungskreis nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß die Austauschkontrollogik (66) einen Fehlerzähler (73) und logische Elemente (71, 74, 75) aufweist, um das Freigabesignal (VAL), ein Austauschfehlersignal (DEF 1) und ein Nullrücksetzungssignal (RZ) des Bestätigungsregisters (64) zu erzeugen, und daß, wenn der Zustand des Signals (VAL) für einen Austauschfehler signifikant ist, der Zähler sich inkrementiert, bis er eine vorbestimmte Anzahl von Fehlern erreicht, für die die Signale (RZ) und (DEF 1) erzeugt werden.

12. Eingaben-Verwaltungskreis nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, daß jedes vom Parallel-Serien- Wandler (20) gelieferte Wort ein Kontrollbit (CU) der Spannung der Meßfühler aufweist:

- wobei der Parallel-Serien-Wandler (20) ein Mittel (BCU) zur Erzeugung des Spannungs-Kontrollbits und zum Hinzufügen dieses Bits an den Anfang der Bitfolge aufweist,

- wobei der Serien-Parallel-Wandler (62) einen Ausgang für das Spannungs-Kontrollbit (CU) aufweist,

- wobei die Logik (66) das Spannungs-Kontrollbit verarbeitet, um ein Spannungsfehlersignal (DEF 0) auszugeben, wenn diese Spannung unter einer vorbestimmten Schwelle liegt.

13. Eingaben-Verwaltungskreis nach Anspruch 12, dadurch gekennzeichnet, daß das Mittel (BCU) zur Erzeugung des Spannungskontrollbits mit einer Eingangsklemme (51) über einen Komparator (52) in Serie mit einem Filter (53) verbunden ist, wobei der Komparator die Spannung (U) der Meßfühler, die auf die Eingangsklemme angelegt ist, mit einer Bezugsspannung vergleicht, die aus der Schwellenspannung (VREF) besteht, die an die Filter- und Schwellenorgane (18) angelegt ist.

14. Eingaben-Verwaltungskreis nach Anspruch 13, dadurch gekennzeichnet, daß das Filter (53) so gestaltet ist, daß es aufweist:

- für eine Unterbrechung der Spannung (U) der Meßfühler, eine Zeitkonstante geringer als die Zeitkonstante der Filter- und Schwellenorgane (18),

- für eine Wiedereinschaltung der Spannung (U) der Meßfühler, eine Zeitkonstante höher als die Zeitkonstante der Filter- und Schwellenorgane (18).

15. Eingaben-Verwaltungskreis nach einem der Ansprüche 7 bis 14, dadurch gekennzeichnet, daß das Filter (60) ein numerisches Filter ist, das in der Eingaben-Verwaltungseinheit (25) zwischen deren Serieneingang (24) und dem Serien-Parallel- Wandler (62) angeordnet ist, wobei dieses Filter von mindestens einem Taktsignal (HD1, HD2) getaktet wird, das vom Taktgebersystem (26) der Verwaltungseinheit (25) erzeugt wird.

16. Eingaben-Verwaltungskreis nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß ein Schaltsignal (S/F) an das Taktgebersystem (26) angelegt werden kann, damit dieses mindestens ein Taktsignal (CK, ST) erzeugt, das für einen der Zustände dieses Signals leicht verlangsamt ist.

17. Eingaben-Verwaltungskreis nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß ein Schaltsignal (A/DC) an das Taktgebersystem (26) angelegt werden kann, damit dieses mindestens ein Taktsignal (CK, ST) liefert, das für einen der Zustände dieses Signals stark verlangsamt ist.

18. Eingaben-Ausgaben-Verwaltungskreis nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß die Eingaben-Verwaltungseinheit (25) ebenfalls die Ausgaben des Prozeßsteuersystems verwaltet und Ausgangsregister aufweist, die einerseits an den Datenbus (13) und andererseits an parallele Datenausgänge (32) und an ein mit einem Serien-Datenausgang (36) verbundenes Parallel-Serien-Register gekoppelt werden können.

19. Eingaben-Ausgaben-Verwaltungskreis nach Anspruch 18, dadurch gekennzeichnet, daß der Serien-Datenausgang (36) des Parallel-Serien-Registers über eine mit einem Lichtkoppler (38) versehene Serienverbindung mit einem Serien-Parallel- Wandler verbunden ist, dessen parallele Ausgänge selbst an jeweilige Ausgangsklemmen (35) angeschlossen sind.

20. Prozeßsteuersystem wie z. B. ein programmierbarer Automat, dadurch gekennzeichnet, daß es einen oder mehrere Eingaben- Verwaltungskreise (12) nach einem der Ansprüche 1 bis 19 aufweist.