KR910001710B1

KR910001710B1 - 프로그래머블 콘트롤러용 입출력관리회로

Info

Publication number: KR910001710B1
Application number: KR1019870013314A
Authority: KR
Inventors: 페르쟝 쟈키; 라세날 쟝-루이; 골 피에르
Original assignee: 라 텔레메카니끄 엘렉트리끄; 알랭 카리아
Priority date: 1986-11-25
Filing date: 1987-11-25
Publication date: 1991-03-19
Also published as: DE3782321T2; ES2035871T3; FR2607274A1; KR880006618A; SG35793G; EP0272172B1; AU8160187A; FR2607274B1; BR8706345A; CA1276311C; JPS63142403A; DE3782321D1; US5062072A; JP2527771B2; EP0272172A1; AU595079B2

Abstract

내용 없음.

Description

프로그래머블 콘트롤러용 입출력관리회로

제1도는 본 발명에 따른 프로그래머블 콘트롤러용 입출력관리회로를 나타내는 블록선도.

제2도는 직렬화수단(병렬/직렬변환레지스터)의 실시예를 나타내는 부분도.

제3도는 입출력관리장치를 나타내는 블록선도.

제4도는 입출력관리장치내에 있는 교환제어논리회로를 나타내는 부분상세도.

제5도는 입출렬관리회로용 클럭시스템도.

제6도는 클럭시스템에 의해서 발생한 신호 및 당해 신호에 의해서 시간을 지정한 입력프레임의 실시예를 나타내는 타이밍도.

제7도는 입출력관리회로에 사용할 수 있는 직렬화수단의 다른 실시예를 나타내는 개략적 도시도.

* 도면의 주요 부분에 대한 부호의 설명

11 : 중앙처리 장치 11a : 입출력메모리

12 : 입출력관리회로 13 : 데이터버스

14 : 제어신호버스 15 : 병렬입력채널

16 : 우선순위대상 병렬입력채널 17 : 입력단자

18 : 애널로그 필터링 임계부재 19 : 병렬입력

20, 20a : 직렬화수단(병렬/직렬변환레지스터)

21 : 직렬출력 22, 37 : 직렬접속

23,23a,28,29,32,33,38,40,123,131 : 포토커플러

24,61 : 직렬입력 25 : 출력관리장치

26 : 클럭시스템 31 : 병렬입력

34 : 보호회로 35 : 출력단자

36 : 직렬출력 41 : 표시장치

42 : 도체 43 : 다중화출력

44,52 : 비교기 45 : 애널로그필터회로

47 : 패리티계산수단 48 : 논리회로

50 : 스위치 51 : 입력단자

53 : 디지틀필터 54 : 스위칭장치

60 : 공통모우드 디지틀필터

62 : 병렬화수단(직렬/병렬변환레지스터)

63 : 패리티검사수단 64 : 교환확인레지스터

65 : 래칭레지스터 66 : 교환제어논리회로

67 : 멀티플렉서 68 : 트라이스테이트

71,74,75 : 논리소자 73 : 고장진단카운터

120 : 멀티플레서 130 : 번지지정입력

132 : 번지지정출력.

본 발명은 공업 또는 서비스산업에 이용할 수 있는 프로세스제어시스템으로서 프로그래머블 콘트롤러용 입출력관리회로에 관한 것이다.

종래의 프로그래머블 콘트롤러는, 프로세서 및 메모리, 특히 데이터버스를 통하여 입출력회로에 접속된 입출력메모리를 구비하고 있는 중앙처리장치에 의해서 관리되는 입력 및 출력회로로 구성되어 있다. 특히, 입력회로는 각각의 센터에 접속될 수 있는 복수의 병렬입력채널로 구성되어 있고, 입력채널의 상태를 중앙처리장치에 의해 주기적으로 검사한다.

입력회로는 가능한한 소형화되어야 하는 카드에 상호접속하여 고정된 소자로 구성되어 있고, 또한 입력회로는 센서에 접속된 단자 및 도체를 통하여 기생용랑 및 잡음을 직접적으로 받는다.

일반적으로 종래의 입력회로에서는 상기 기생용량 및 잡음을 제거하기 위하여 센서로부터 출력되는 신호를 전송하는 입력채널마다 포토커플러를 사용한다.

입력채널마다 포토커플러를 한개씩 사용함으로써, 포토커플러는 입력카드상에 넓은 공간을 차지하게 된다. 또한, 입력채널마다 포토커플러를 사용함으로써 나타나는 다른 결점들은 다음과 같다. 심한 외란이 발생할 경우 공통모우드의 기생용량으로 인하여 포토커플러의 포토트랜스터가 사실상 포화되기 쉽고, 포화로 인하여 작동이 불능하게 된다. 따라서, 시간의 변동이 발생하여 포토커플러의 충실도(fidelity)특성이 떨어진다.

본 발명의 목적은 프로그래머블 콘트롤러에 뛰어난 성능을 가진 입출력관리회로를 소형화하여 구성함으로써, 프로그래머블 콘트롤러의 작동에 불리한 영향을 주는 외란을 없도록 하기 위하여 입력채널마다 포토커플러를 사용함에 따른 상기 결점을 배제하고, 입력신호를 안전하게 전송하는데 있다.

또한, 본 발명은 간단한 방법으로 센서의 공급전압을 검사할 수 있다.

프로그래머블 콘트롤러에 있어서, 본원 발명에 따른 입출력관리회로는, 각각의 애널로그필터회로와 비교기로 이루어진 애널로그 필터링 임계부재를 통하여 각각의 병렬입력채널에 접속된 병렬입력을 가지며, 병렬 입력채널에 인가된 신호에 대응하는 연속비트로 이루어진 워드를 전송할 수 있는 직렬출력을 가지는 직렬화수단(병렬/직렬변환레지스터)과, 입출력메모리를 교환하기 위하여 중앙처리장치의 프로세서에 접속한 입출력관리장치에 상기 직렬출력을 접속하고 있는 직렬접속과, 직렬화수단과 입출력관리장치사이에 입력신호의 전송을 전기적으로 절연시키며 직렬접속에 접속된 포토커플러로 이루어진 절연부재와, 직렬입력을 통하여 포토커플러에 접속된 공통모우드 디지틀필터로 구성한다.

상기와 같이 구성을 하여 입출력관리회로를 내장한 카드는 입력채널의 주어진 조립뭉치로서, 포토커플러의 수를 감소시켜 조립할 수 있으므로, 즉 단일데이터를 전송하는 포토커플러와, 두세개의 클럭신호 또는 주소신호를 전송하는 포토커플러로 구성함으로써 상호접속을 간단하게 할 수 있고, 입출력관리데이터를 전송하는데 작은 공간으로 충분하다. 또한 포토커플러는 기생용량이 제거된 데이터신호를 전송하기 위하여 각 채널접속되어 있는 애널로그 필터링 임계부재에서 필터링을 한다. 직렬접속을 통하여 전송되는 각각의 워드에, 직렬접속의 통합성(integrity)을 검사하는 패리티비트와, 센서의 공급전압을 검사하는 비트를 구비하는 것이 바람직하다.

본 발명의 입출력관리회로의 특징에 대해서 첨부된 도면을 참고하면서, 다음과 같이 설명을 함으로써 명백해질 것이다.

제1도에 나타난 프로그래머블 콘트롤러(10)는 종래의 기술로 공지되어 있는 마이크로 프로세서, 논리회로 및 입출력메모리(11)로 이루어진 중앙처리장치(11)와 전원공급기(도시되지 않음)그리고 본 발명에 다른 적어도 1개 이상의 입출력관리회로(12)로 구성되어 있다.

테이터버스(예를 들면 8비트 버스)(13) 및 제어신호버스(14)를 통해서 중앙처리장치(11)에 접속되어 있는 하나 이상의 입출력관리회로(12)에 관해서 이제부터 기술하고져 한다.

각각의 입출력관리회로(12)는 복수의 병렬입력채널(15)과 두 개의 우선순위대상 별렬입력채널(Parallel Priority eventinput Channel)(16)으로 이루어져 있다. 각각의 입력채널은 입력단자(17)를 통하여 센서에 접속될 수 있고, 또한 각각의 입력채널은 애널로그 필터링 임계부재(18)를 가지고 있다.

병렬입력채널(15)은 직렬화수단(20)의 병렬입력(19)에 접속되어 있다. 본 실시예에서는, 직렬화수단(20)은 병렬/직렬변환레지스터로 구성되어 있다. 다른 병렬/직렬변환레지스터(20a)를 부가하면 복수의 병렬입력채널은 두배로 되고, 입력용량이 증가된다.

병렬/직렬변환레지스터(20)의 직렬출력(21)은 직렬접속(22)을 통하여 포토커플러(23)로 이루어진 전송수단에 접속되고, 상기 전송수단은, 중앙처리장치(11)의 클럭시스템으로부터 독립된 클럭시스템(26)을 가지는 입출력관리장치(25)의 직렬입력(24)에 접속된다. 따라서, 병렬/직렬변환레지스터(20), (20a)에서 데이터를 받아들여 처리하는 것과 중앙처리장치에서 데이터를 받아들여 처리하는 것은 서로 동시에 독립적으로 시행된다.

상기 도면에 상세하게 나타난 바와 같이, 클럭시스템(26)은 복수의 불연속신호로 이루어진 클럭신호(CK)및 검사신호(ST)를 전송한다. 클럭신호(CK)및 검사신호(ST)는 직렬접속(22)을 통하여 전송되는 비트 및 워드의 시간을 각각 지정한다. 클럭신호(CK) 및 검사신호(ST)는, 입출력관리장치(25)의 클럭시스템(26)으로부터 각각의 포토커플러 (28), (29)를 통하여 병렬/직렬변환레지스터(20)의 입력(27)에 전송된다.

다른 실시예로서, 클럭시스템(26)은 직렬접속된 비트의 시간을 지정하는 연속클럭신호(CK')와 병렬/직렬변환레지스터에 병렬로 로우딩하거나 당해 레지스터에서 직렬슬라이딩(직렬변환)을 지정하는 병렬/직렬변환신호(P/S)를 전송한다. 즉, 클럭신호(CK') 및 병렬/직렬변환신호(P/S)를 입출력관리장치(25)의 클럭시스템(26)으로부터 포토커플러를 통하여 병렬/직렬변환레지스터(20)로 전송한다.

병렬/직렬변환레지스터(20)와 마찬가지로 병렬/직렬변환레지스터 (20a)의 병렬입력(19a)은 애널로그 필터링 임계부재(18)를 통하여 채널(15)에 접속되고, 상기 병렬/직렬변환레지스터(20a)의 직렬출력(21a)은 포토커플러(23a)를 통하여 입출력관리장치(25)의 제2직렬입력(24a)에 접속된다. 병렬/직렬변환레지스터(20a)의 입력(30)은 병렬/직렬변환레지스터(20)를 통하여 간접적으로 클릭신호(CK) 및 검사신호(ST)를 받아들인다. 본 발명의 입출력관리회로가 다수의 병렬/직렬변환레지스터(20)(20a)(20b)(20c)...를 가지고 있는 경우, 클럭신호를 전송하는 한개 또는 두개의 포토키플러 (28), (29)와 병럴 /직렬변환레지스터의 개수와 동일하게 직렬로 접속한 포토커플러 (23),(23a), (23b), (23c) ...를 구비하면 된다.

또한, 입출력관리장치 (25)는 애널로그 필터링 임계부재(18)와 포토커플러(32)를 통해서 우선순위대상 병렬입력채널(16)에 고속으로 접속되는 병렬입력(31)과, 각각의 포토커플러(33) 및 각각의 보호회로(34)를 통해서 출력단자(35)에 접속되는 복수의 병렬출력(O1)-(OX)으로 이루어져 있다.

다른 실시예로서, 클럭신호(CK) 및 검사신호(ST) 대신에 클럭신호(CK') 및 병렬/직렬변환신호(P/S)에 의해서 시간이 지정되는 직렬출력(36)은 직렬접속(37) 및 포토커플러(38)를 통하여, 자기진단수단 및 병렬화수단(직렬/병렬변환레지스터)에 접속되어 있다. 입출력관리장치(25)는 병렬출력(O1)-(OX)을 생략하고, 포토커플러(38)를 통하여 병렬화수단(직렬/병렬변환레지스터)(도시되지 않음)의 직렬입력에 접속되는 한개의 직렬출력(36)으로 이루어져 있다. 병렬화수단의 병렬출력(도시되지 않음)은 보호회로(34)를 통하여 출력채널에 접속되고, 병렬화수단(직렬/병렬교환레지스터)는 직렬화수단(병렬/직렬변환레지스터)(20)과 정반대로 구성되어 있다.

입출력관리장치(25)의 입력(39)은, 출력에서 발생한 고장을 보호회로(34)에 의해 검출할 경우, 포토커플러(40)를 통하여 고장신호를 받아들인다. 또한, 표시장치(41)는 도체(42)를 통하여 입출력관리장치(25)의 다중화된 데이터를 전송하는 출력(43)에 접속되어 있다.

제2도에 나타난 바와 같이, 직렬화수단(20)은 19개의 D형 플립플롭으로 이루어진 시프트레지스터를 구성되어 있다. 즉, D형 플립플롭은 센서의 공급전압(U)을 검사하는 한개의 플립플롭(BCU)과, 각각의 입력단자(17)에 접속된 16개의 데이터처리용 플립플롭(B0)-(B15)과, 두개의 교환제어용 플립플롭(BB0),(BB1)으로 구성되어 있다.

플립플롭(BUC)은 센서의 공급전압이 기준전압(Vref)보다 낮거나 높음에 따라 0또는 1의 비트값을 발생한다.

또한, 데이터처리용 플립플롭(B0)-(B15)은 각각의 단자(17)에 인가된 전압이 기준전압(Vref)을 기준으로 하여 낮거나 높음에 따라 0또는 1의 비트값을 발생한다. 상기 기준전압(Vref)은, 센서의 공급전압(U)을 검사하거나 당해 센서로부터 검출되는 데이터를 얻기위하여, 동일한 값으로 하는 것이 바람직하므로, 기준전압(Vref)의 값을 동일하게 하므로서 기준치의 편차를 동일한 방향으로 간주한다.

교환제어용 플립플롭(BB0),(BB1)은 각각 0,1로 구성한 고정개수의 비트(B0),(B1)를 보내도록 설계되어 있으므로 교환제어용 플립플롭(BB0),(BB1)은 직렬화수단(20)과 입출력관리장치(25)간의 물리량(비트수)의 통합성을 검사한다. 특히 교환통합성제어비트(B0) 및 (B1)는, 예를 들면 포토커플러의 개방 또는 단락으로 인한 고장인 경우 데이터의 교환을 정지시키고 고장을 알리기 위하여, 포토커플러(23),(23a) 및 (28),(29)를 통하여 전송에러가 전달되는지의 여부를 검사하게 된다.

데이터처리용 플립플롭(B0)-(B15)은 각각 애널로그필터(45) 및 비교기(44)로 구성된 애널로그 필터링임계부재(18)를 통하여 입력단자(17)에 각각 접속되어 있고, 제2도에는 데이터처리용 플립플롭(B0)-(B15)중에서 플립플롭(B15)에 접속되어 있는 애널로그 필터링 임계부재(18)만을 간단하게 나타내고 있다. 애널로그 필터링 임계부재(28)는 애널로그필터회로(45)와 비교기(44)로 구성되어 있다. 애널로그필터회로(45)는, 단자(17)과 비교기(44)의 입력사이에 두개의 직렬저항(R1),(R2)이 있으며, (R2)와 비교기(44)의 입력사이에 콘덴서(C1)가 있으며, (R1)과 (R2)사이에 제너다이오드(Z1)와 저항(R3)이 병렬로 접속되어 있으며, 콘덴서(C1), 저항(R3)및 제너다이오드(Z1)의 다른 한쪽은 공통으로 접속하여 접지되어 있다. 상술한 바와 같이 기준전압을 동일한 값으로 하는 것이 바람직하므로 비교기(44)의 다른 입력에 기준전압(Vref)을 인가하고 있다.

비교기(44)의 출력은 병렬/직렬변환레지스터(20)의 병렬입력(19)에 접속되어 있고, 병렬/직렬변화레지스터의 직렬출력(21)은 제어비트를 계산하여 워드에 가산하는 수단(46)에 접속되어 있다. 수단(46)은 병렬/직렬변환레지스터(20)에서 출력되는 각각의 프레임의 패리티비트를 계산하는 패리티비트계산수단(47)을 구비하고 있다. 패리티비트계산수단(47)은, 교환을 종료할때에 검사신호(ST)에 의해서 논리회로(48)를 통하여 직렬접속(22)으로 패리티비트(P47)를 전송한다. 이 교환전송의 종료는 논리회로(49)에 의해 제어되는 스위치(50)에 의해 발생한다. 논리회로(49)는, 플립플롭(BCU),(B0)-(Bn),(BB0),(BB1)의 출력신호가 직렬 슬라이딩의 종료를 나타내는 경우, 상기 플립플롭의 출력신호를 다른 입력에서 받아들이도록 스위치를 제어한다. 따라서 스위치(50)는 교환하는 동안에는 직렬접속(21)과 논리회로(48)를 접속시키고, 교환의 종료시에는 패리티계산수단(47)과 논리회로(48)를 접속한다.

패리티계산수단(47)은 두개의 입력을 가지는 제1배타논리합게이트와, 클럭신호(CK)에 의해 시간을 지정하여, 검사신호(ST)에 의해 리세트되는 제1D형 플립플롭을 구비하고 있다. 제1D형 플립플롭의 데이터입력(D)은 제1배타논리합게이트의 출력에 접속되어 있다. 제1D형 플립플롭과 제1배타논리합게이트의 제1입력은 스위치(50) 및 논리회로(48)를 통하여 직렬접속(22)에 접속하고 있으며, 제1배타논리합게이트의 제2입력은 병렬/직렬변환레지스터(20)의 직렬출력(21)에 접속하고 있다. 따라서 패리티계산을 하는 동안 간헐적인 단속작동을 간단한 방법으로 할 수 있다.

센서의 공급전압(U)이 인가되는 입력단자(51)는, 비교기(52) 및 디지틀필터(53)를 통하여 센서의 공급전압(U)을 검사하는 플립플롭(BCU)에 접속되어 있다. 비교기(52)는 센서의 공급전압(U)과 기준전압(Vref)를 비교하고, 다른 실시예로서 애널로그필터로 대치할 수 있는 디지틀필터(53)는 신호(SU)를 출력하여 플립플롭(BCU)에 전송한다.

디지틀필터(53)는 애널로그 필터링 임계부재(18)의 필터회로(45)의 시정수보다 짧은 시정수를 가지는 센서의 공급전압(U)을 차단하고, 애널로그 필터링 임계부재(18)의 필터회로(45)의 시정수보다 긴 시정수를 가지는 센서의 공급전압(U)을 복구하도록 구성한 업/다운 카운터이다.

따라서, 센서의 공급전압을 검사할때, 센서의 공급전압(U)을 차단하는 동안에는 신호(SU)는 데이터신호보다 빠르게 상태를 변경시키고, 센서의 공급전압(U)이 상승하는 동안에는 애널로그필터회로(45)의 콘덴서(C1)를 충전할 수 있도록 신호 (SU)는 데이터신호보다 느리게 상태를 변경시킨다.

스위칭장치(54)는,병렬/직렬변환레지스터의 데이터처리용 플립플롭(예를 들면, 본 실시예에 따른 16개 또는 12개의 플립플롭)의 전체 또는 일부를 작동시키는 순서제어기능으로서 병렬/직렬변환레지스터(20)에 관련되어 있다.

따라서, 병렬/직렬변환레지스터(20)는, 각각의 직렬접속프레임이, 16개의 입력채널과 함께 작동하는 (BCU),(B0),(B1),(B2)…(B14),(B15),(BB0),(BB1),(P47)대신에, (BCu),(B0),(B1),(B2)…(B10),(B11),(BB0),(BB1),(P47)를 연속적인 비트로 구성할 수 있으므로, 12개의 입력채널로된 저용량을 선택할 수 있다.

제 3도에 입출력관리장치(25)의 일실시예를 도시한다. 이 경우에 있어서, 입출력관리장치(25)의 직렬입력(24)은, 공통모우드 디지틀필터(60)를 통하여, 직렬/병렬변환레지스터로 이루어진 병렬화레지스터(62)의 직렬입력(61)과, 정확한 패리티 또는 부정확한 패리티를 나타내는 패리티비트(PAR)를 가진 각각의 워드를 검사하는 패리티검사수단(63)에 모두 접속되어 있다. 직렬입력(24a)도 직렬입력(24)과 마찬가지로 공통모우드 디지틀필터(60a),병렬화레지스터 및 다른 부재를 구비하고 있다. 상기 부재들과 레지스터(62)의 상관관계를 설명하고자 한다.

패리티검사수단(63)은, 패리티계산수단(47)과 마찬가지로, 제2D형 플립플롭의 데이터입력(D)은 제 2베타논리합게이트의 출력에 접속되어 있다. 제2베타논리합게이트의 제2입력은 공통모우드 디지털필터(60)를 통하여 입력(24)에 접속되어 있고, 제2베타논리합게이트의 제 1입력은 제2D형 플립플롭의 출력(Q)에 접속되어 있다. 제2D형 플립플롭의 출력(Q)은 아래 기술하고자 하는 교환제어논리회로(66)에 접속되어 있다.

각각의 공통모우드 디지틀필터(60),(60a)는 클럭시스템(26)으로부터 클럭신호(HD1),(HD2)를 받아들이고 직렬접속(22),(22a)에 영향을 미치는 공통모우드 외란을 제거하는 역할을 한다.

병렬화수단(62)은 (B1),(B0),(D0)-(D11) 및 (CU)의 병렬출력을 구비하고 있다. 병렬화수단(62)의 출력(D0)-(D11)은 교환확인레지스터(64)에 접속되어 있고, 출력(B1),(B0) 및 (CU)는 교환제어논리회로(66)에 접속되어 있다. 교환확인레지스터(64)의 출력은 래칭레지스터(65)의 입력에 접속되어 있다.

교환제어논리회로(66)는, 두 직렬접속(22),(22a)을 통해서 입력된 교환통합성제어비트(B0),(B1), 패리티제어비트(PAR)를 검사하여 모두 정확한 개수를 가질 경우, 교환통합성제어비트(B0),(B1)를 제외한 패리티제어비트(PAR)를 받아들이고, 교환확인신호(VAL)를 전송한다. 교환제어논리회로(66)는, 정기 비트 (B0),(B1),(PAR)중에 하나가 교환의 소정의 개수와 다른 개수를 가질 경우, 리세트신호(RZ) 및 고장신호(DEF1)를 전송하고, 센서의 공급전압이 매우 낮은 비트 (CU)로 나타날 경우 고장신호(DEF0)도 전송한다.

교환확인신호(VAL)에 따라서, 교환확인레지스터(64)에 데이터를 로우딩하거나 언로우딩한다. 고장일 경우, 교환확인레지스터(64)는 선행프레임의 데이터를 기억한다. 고장이 계속될 경우 n프레임에 대해서는 먼저의 데이타를 기억하고, 교환제어논리회로(66)내에 있는 계산회로에 의해서 n+1번째 프레임(예를 들면 n=3)에서 리세트된다.

레칭레지스터(65)는, 트라이스테이트버퍼(68)를 통하여 데이터버스(8비트 버스)(13)에 전송하기 위하여, 8-출력멀티플렉서(68)에 접속된 12개의 출력라인(i0)-(ii11)을 제어한다. 멀티플렉서(67)는, 직렬접속(22a)이 포토커플러(23a)를 통해서 접속되어 있는 래칭레지스터(도시되지 않음)로부터 12출력라인(i12)-(i23)을 받아들인다. 멀티플렉서(67)는 우선순위대상입력(16)으로부터 나오는 고속입력신호(ER0),(ER1), 센서공급전압고장신호(DEF0), 교환고장신호(DEF1), 출력고장신호(DEF2), 프로그래머블 콘트롤러의 전압고장신호(DEF3)를 다중화한다. 또한, 논리회로(69)는 멀티플렉서(67)에 인가하는 개입중단신호(INT)을 발생하기 위해 고속입력신호(ER0),(ER1)를 받아들인다.

제4도에 상세하게 나타난 바와 같이, 교환제어논리회로(66)는, 직렬접속(22),(22a)을 통하여 입력된 비트(B0),(B1) 및 (PAR)을 받아들이는 논리곱회로(70)을 구비하고 있다. 논리곱회로(70)의 출력을 고장진단카운터(73)는 금지입력과, 확인신호(VAL)를 발생하는 출력(Q)를 가지는 D형 플립플롭(71)의 데이터입력(D)에 접속하고 있다. D형 플립플롭(71)의 클롭입력과 고장진단카운터(73)의 입력은 제1프레임 플립플롭(72)을 통하여 첫번째 검사신호(ST)를 받아들인다.

따라서 제 1프레임 플립플롭(72)은 첫번째 검사신호(ST)가 입력될 경우 D형 플립플롭(71)은 불능상태로 되고 고장진단카운터(73)는 증분을 하지 않는다. 또한, 첫번째 검사신호(ST)는 병렬/직렬변환레지스터(20)(20a)로 데이터를 로우딩하는 역할을 한다. 확인레지스터(64)에서의 데이터는 두번째 검사신호(ST)가 발생할 경우에만 고려된다.

고장진단카운터(73)가 소정의 고장비트수(예를 들면,4개의 교환오차)를 연속해서 카운트업한 경우, 고장진단카운터(73)의 출력은, 리세트신호(RZ)를 전송하는 D형 플립플롭(74)의 클럭입력과, 교환고장신호(DEF1)를 전송하는 논리회로(75)의 입력에 접속된다. 교환고장신호(DEF1)를 발생하는 논리회로(75)는 래칭레지스터(65)와 마찬가지로 프레임신호에 의해 래칭할 수 있다.

제5도는 입출력경영장치(25)의 클럭시스템(26)을 나타낸다. 이 시스템은, 예를 들면 3.7-4MHz의 주파수를 가지는 클럭에 연결된 입력단자(80)와, 3개가 연속으로 접속된 분주기(81),(82),(83)와, 분주기(82)와 함께 병렬로 연결된 분주기(84)로 구성되어 있다.

분주기(81)는, 예를 들면 프레임을 약간 느리게 하기 위하여, 포토커플러(23)의 특성을 무능하게 하는 기능으로 선택된 신호(S/F)의 상태에 따라, n1 또는 n2(>n1)으로 분주된 신호(HD2)를 분주기(82),(84)로 전송한다.

분주기 (82)는 상당히 늦은 전송을 원할 경우 신호(AC/DC)의 상태에 의존하는 n3 또는 n4(>n3)에 의해 분주된 신호를 발생하고, 이것은 AC전류입력의 경우와 마찬가지이다. 분주기(82)는 분주된 신호(HCK)를 분주기(83)로 전송한다. 분주기(83)는 n5에 의해서 주파수(HCK)를 분주하여 불연속클럭신호(CK) 및 검사신호(ST)를 발생한다. 분주기(84)는 신호(HD2)를 받아들여서 n6 또는 n7(>n6)에 의해 신호(HD2)를 분주하여 신호(HD1)을 발생하고 신호(HD1)은 신호(AC/DC)의 상태함수로서 신호(HD2)에 비해서 상당히 저속이다.

제 6도는 프레임의 길이(T)와 함께 각각의 신호(HCK),(CK) 및 (ST)의 타이밍도를 표시한다. 예를 들면, 프레임의 길이가, S/F=0 및 AC/DC=0일 경우, 2.5ms이다.

클럭시스템(26)은 입출력관리장치(25)에 알맞게 직렬접속(22)으로 출력되는 데이터의 시간을 지정하고, 디스플레이장치(41)의 다중화된 출력(43)을 관리하는 역할을 한다. 또한 입출력관리장치로부터 직렬접속(37)으로 출력되는 데이터의 시간을 지정한다. 클럭신호(HD1) 및 (HD2)는 공통모우드 디지틀필터(60)(60a)의 시간을 지정한다. 클럭신호(HCK)는 클럭신호(CK) 및 검사신호(ST)로 분주되고, 이것에 의하여 입출력관리장치(25)의 입력프레임 및 출력프레임의 형성을 가능하게 한다.

또한, 입출력관리회로의 자료 및 소프트웨어 자기진단장치(도시되지 않음)가 관련되어 있다.

애널로그필터회로(45)를 디지털필터회로로 대치할 수 있다.

제7도에 나타난 다른 실시예에 있어서, 직렬화수단은 번지지정에 의하여 제어되는 애널로그멀티플렉서(120)로 구성되어 있다. 멀티플렉서(120)의 입력은(119)은 필터(145)를 통하여 입력단자(117)에 접속되어 있고, 멀티플렉서(120)의 출력(121)은 비교기(144), 직렬접속(122) 및 포토커플러(123)를 통하여 입출력관리장치(25)에 접속되어 있다. 또한 애널로그멀티플렉서(120)의 번지지정입력(130)은 각각의 포토커플러(131)를 통하여 입출력관리장치(25)의 번지지정출력(132)에 각각 접속되어 있다.

본원 발명의 효과는 다음과 같다.

직렬화수단(20)을 이용하여 포토커플러의 개수를 적게 사용함으로써 가격이 저렴하게 되며, 입력카드가 소형화되며, 포토커플러의 사용에 따른 외란이 상당히 저감된다. 또한, 포토커플러의 전단에서 각 입력채널마다 필터링하고, 직렬접속의 통합성을 검사하기 위하여 직렬화수단에 의하여 전달되는 각각의 워드마다 적어도 하나의 제어비트를 구비하여 제어비트의 개수가 정확할 때에는 확인신호(VAL)를 확인레지스터에 전송하고, 카운터가 고장비트를 카운트업하여 소정의 고장비트수에 도달할때에는 교환고장신호를 전송하는 교환제어논리회로(66)에 의해서 제어비트를 처리함으로써 입력신호를 안전하게 전송한다.

Claims

입출력메모리(11a) 및 프로세서로 이루어진 중앙처리장치(11)와, 각각의 센서에 접속될 수 있는 복수의 병렬입력(15)로 이루어진 입출력관리회로(12)와 주기적으로 병렬입력채널(15)의 상태를 검사하는 중앙처리장치(11)사이를 접속하는 데이터버스(13) 및 제어신호버스(14)로 구성되어 있는 프로그래머블 콘트롤러에 있어서, 상기 입출력관리회로(12)는, 각각의 애널로그필터회로(45)와 비교기로 이루어진 애널로그 필터링 임계부재(18)를 통하여 각각의 병렬입력채널(15)에 접속된 병렬입력(19)을 가지며, 병렬입력채널(15)에 인가된 신호에 대응하는 연속비트로 이루어진 워드를 전송할 수 있는 직렬출력(21)을 가지는 직렬화수단(병렬/직렬변환레지스터)(20)과, 입출력메모리(11a)를 교환하기 위하여 중앙처리장치(11)의 프로세서에 접속한 입출력관리장치(25)에 상기 직렬출력을 접속하고 있는 직렬접속(22)과, 직렬화수단(20)과 입출력관리장치(25)사이에 입력신호의 전송을 전기적으로 절연시키며 직렬접속(22)에 접속된 포토커플러로 이루어진 절연부재(23)와, 직렬입력(24)을 통하여, 포토커플러(23)에 접속된 공통모우드 디지틀필터(60)로 구성하여 작은 공간에서 기생용량 및 잡음을 제거하고, 또한 공통모우드의 기생용량을 제거함으로써 입력신호를 안전하게 전송하는 것을 특징으로 하는 프로그래머블 콘트롤용 입출력관리회로.
제1항에 있어서, 상기 직렬화수단(20)은, 입출력관리장치(25)의 클럭시스템(26)으로부터, 포토커플러(28)을 통하여 클럭신호(CK)를 받아들여 직렬화수단(20)에서 직렬로 출력되는 워드의 직렬슬라이딩(직렬변환)의 시간을 지정하도록 구성되어 있는 병렬/직렬변환레지스터(20)인 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.
제2항에 있어서, 상기 직렬화수단(20)(20a)은, 한개의 클럭신호(CK)에 대응하는 포토커플러(28) 및 상기 직렬화수단(20)(20a)의 개수와 동일하게 직렬로 접속한 포토커플러(23)(23a)를 통하여, 입출력관리장치(25)에 접속된 2개 이상의 병력/직렬변환레지스터(20)(20a)를 통하여, 입출력관리장치(25)에 접속된 2개 이상의 병렬/직렬변환레지스터(20)(20a)로 이루어진 것을 특징으로 하는 프로그래머블 콘트롤러용 입출려관리회로.
제2항에 있어서, 상기 직렬화수단(20)은 입출력관리장치(25)의 클럭시스템(26)으로부터 포토커플러(29)를 통하여 주기적인 검사신호(ST)를 받아들여 검사입력을 구비한 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.
제4항에 있어서, 상기 직렬화수단(20)(20a)은, 한개의 검사신호(ST)에 대응하는 한개의 포토커플러(29) 및 상기 직렬화수단(20)(20a)의 개수와 동일하게 직렬로 접속한 포토커플러(23)(23a)를 통하여, 입출력관리장치(25)에 접속된 2개 이상의 병렬/직렬변환레지스터(20),(20a)로 이루어진 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.
제1항에 있어서, 상기 직렬화수단(120)이 각각의 포토커플러(131)를 통하여 입출력관리장치(25)의 번지지정출력(132)에 접속된 2개 이상의 번지지정입력(130)을 가지는 애널로그멀티플렉서(120)로 이루어진 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.
제1항에 있어서, 제어비트를 계산하여 워드에 가산하는 수단(46)을 가진 직렬화수단(20)으로부터, 직렬접속(22)을 통하여 제어비트를 입출력하는 직렬입력(61) 및 하나 이상의 출력을 구비한 병렬화수단(62)을 가진 입출력관리장치(25)에 전송되는 각각의 워드가, 병렬화수단(62)에 입력된 제어비트의 개수가 정확한 경우 교환확인신호(VAL)를 출력하도록 제어비트를 처리하는 교환제어논리회로(66)에 의하여, 직렬접속(22)의 통합성(integrity)을 검사할 수 있도록 하나 이상의 고정개수의 제어비트를 구성하는 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.
제7항에 있어서, 제어비트를 계산하여 워드에 가산하는 수단(46)을 가진 직렬화수단(20)과, 제어비트(B0),(B1)를 각각 출력하는 병력화수단(62)으로부터, 비트(B0),(B1),(PAR)의 개수가 정확한 경우, 교환확인신호(VAL)를 출력하기 위하여 제어비트(B0),(B1)를 처리하며 전송된 패리티비트(P47)로부터 계산된 패리티비트(PAR)를 처리하는 교환제어논리회로(66)에 입력된 메시지는, 값이 1인 제어비트(B1)와, 값이 0인 제어비트(B0)와, 워드데이터용 패리티비트(P47)로 구성된 워드인 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.
제8항에 있어서, 제어비트를 계산하여 워드에 가산하는 수단(46)의 패리티계산수단(47)은, 제1배타논리합게이트의 제1입력 및 제1D형 플립플롭의 출력(Q)이 논리회로(48)를 통하여 직렬접속(22)에 접속되며, 제1배타논리합게이트의 제2입력이 직렬화수단(20)의 직렬출력(21)에 접속되며, 제1배타논리합게이트의 출력이 제1D형 플립플롭의 입력(D)에 접속하여 패리티비트를 계산하도록 구성되어 있고, 패리티검사수단(63)은, 제2배타논리합게이트의 제1입력 및 제2D형 플립플롭의 출력(Q)이 교환논리회로(66)에 접속되며, 제2배타논리합게이트의 제2입력이 병렬화수단(62)의 직렬입력(61)에 접속되며, 제2배타논리합게이트의 출력이 제2D형 플립플롭의 입력(D)에 접속하여 패리티비트(PAR)를 검사하도록 구성한 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.
제7항에 있어서, 데이터버스(13)에 접속된 입출력관리장치(25)는, 교환확인레지스터(64)의 확인신호(VAL)용 입력에 확인신호(VAL)가 전송될 경우 병렬화수단(62)의 병렬출력이 상기 교환레지스터(64)에 로우딩되고, 상기 확인레지스터(64)의 병렬출력이 래칭레지스터(65)에 언로우딩되도록 구성되어 있는 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.
제7항에 있어서, 상기 교환제어논리회로(66)는, 교환확인신호(VAL)의 상태에서 교환고장의 상태로 전환할때 고장진단카운터(73)가, 소정의 고장비트수에 도달할때까지 카운트업함으로써 리세트신호(RZ) 및 교환고장신호(DEF1)를 발생하도록, 교환확인신호(VAL), 교환고장신호(DEF1), 리세트신호(RZ)를 발생할 수 있는 고장진단카운터(73) 및 논리소자(71),(74),(75)로 구성되어 있는 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.
제7항에 있어서, 전압제어비트를 검사하여 프레임주기마다 프레임의 앞부분에 고정하는 수단(BCU)을 가진 직렬화수단(20)으로부터, 전압제어비트(CU)를 전송하는 출력을 가진 병렬화수단(62)을 통하여, 상기 전압제어비트의 전압이 기준전압보다 낮은 경우 전압고장신호(DEF0)를 출력하도록 전압제어비트를 처리하는 교환제어논리회로(66)에 전송되는 각각의 워드는, 센서의 공급전압을 검사하는 전압제어비트(CU)를 구성한 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.
제12항에 있어서, 전압제어비트를 검사하는 상기 수단(BCU)은, 상기 애널로그 필터링 임계부재(18)에 인가되는 기준전압(Vref)과 입력단자(51)에 인가되는 센서의 공급전압(U)을 비교하는 비교기(52)와, 필터(53)를 통하여 입력단자(51)에 접속되어 전압제어비트를 검사하도록 구성된 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.
제13항에 있어서, 필터(53)는 애널로그 필터링 임계부재(18)의 필터회로(45)의 시정수보다 짧은 시정수를 가지는 센서의 공급전압(U)를 차단하고, 애널로그 필터링 임계부재(18)의 필터회로(45)의 시정수보다 긴 시정수를 가지는 센서의 공급전압(U)을 복구하도록 구성한 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.
제7항에 있어서, 상기 공통모우드 디지틀필터(60)는, 입출력관리장치(25)에 구비되어 있는 직렬입력(24)과 병렬화수단(62)사이에 배치되어, 입출력관리장치(25)의 클럭시스템(26)에서 발생하는 적어도 하나의 클럭신호(HD1),(HD2)에 의해 시간을 지정받도록 구성된 디지틀필터(60)인 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.
제1항에 있어서, 적어도 하나의 클럭신호(CK),(ST)를 스위칭신호(S/F)의 상태에 따라서 약간 느리게 전송하도록 클럭시스템(26)에 스위칭신호(S/F)를 인가하는 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.
제1항에 있어서, 적어도 하나의 클럭신호(CK),(ST)를 스위칭신호(AC/DC)의 상태에 따라서 상당히 느리게 전송하도록 클럭시스템(26)에 스위칭신호(AC/DC)를 인가하는 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.
제1항에 있어서, 상기 입출력관리장치(25)는, 프로그래머블 콘트롤러의 출력을 제어하도록, 데이터버스(13)와, 우선순위대상 병렬데이터를 전송하는 포토커플러(32)에 접속된 출력레지스터가 병렬/직렬변환레지스터로서 직렬출력(36)에 접속하여 이루어진 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.
제18항에 있어서, 상기 직렬출력(36)은, 직렬접속(37) 및 포토커플러(38)을 통하여, 각각의 출력단자(35)에 접속된 병렬출력을 가지는 병렬화수단에 접속되어 있는 것을 특징으로 하는 프로그래머블 콘트롤러용 입출력관리회로.