SU962954A1

SU962954A1 - Устройство дл контрол двоичного кода на четность

Info

Publication number: SU962954A1
Application number: SU813251755A
Authority: SU
Inventors: Владимир Вячеславович Линьков; Виталий Владимирович Семенов
Original assignee: Предприятие П/Я В-2431
Priority date: 1981-02-20
Filing date: 1981-02-20
Publication date: 1982-09-30

Description

Изобретение относитс к вычислительной технике и может быть использовано дл -обнаружени единичных ошибок при передаче цифровой ин формации в вычислительных маишнах.

Известно устройство дл контрол на четность передачи цифровой информации от одного устройства в вычислительной машине к другому, содержащее элементы И и ИЛИ и обеспечивающее контроль передачи цифровой информации l}.

Устройство не обладает самоконтролем , что вл етс его основным недостатком .

Наиболее близким по технической сущности к предлагаемому вл етс устройство дл контрол на четность цифровой информации, содержащее регистр и элементы И, ИЛИ и обеспечивающее формирование суммы по всех единиц информационной части слова и сравнение результата с контрольным разр дом слова с выработкой сигнала о сбое числа 2.

Недостатком данного устройства вл етс отсутствие самоконтрол , что при больЫом объеме пересылок цифровой информации в вычислительных машинах , а следовательно, и большом

.количестве схем сверток, существенно снижает его надежность.

Цель изобретени - повышение надежности вычислительного устройства путем повышени достоверности работы схем контрол .

Поставленна цель достигаетс тем, что в устройство дл контрол двоичного кода на четность, содержа10 щее приемный регистр, первый, второй ,и третий элементы И, первый, второй и третий элементы ИЛИ, первый, второй и третий элементы И с одним инверсным входом, причем информацион15 ные входы устройства соединены с входом приемного регистра, установочный и управл кхций входы устройства соединены соответственно с входом начальной установки и управл ющим вхо

20 дрм приемного регистра, каждый выход которого соединен с первыми входами соответствующего элемента И и элемента ИЛИ, выходы каждого элемента И и элемента ИЛИ соединены соответст25 венно с инверсным и пр мым входами соответствующего элемента И с одним инверсным входом, выходы первого и второго элементов И с одним инверсным входом соединены с вторыми входами

Claims

30 вторых элемента И и элемента ИЛИ, выход второго элемента И с одним инвер ным входел соединен с вторыми входами третьих элементов И и ИЛИ, в устройство введены коммутатор, первый, второй и третий триггеры, четвертый, п тый и шестой элементы И с одним инверсным входом, четвертый элемент И и четвертый элемент ИЛИ, причем информационные выходы приемного ре гистра соединены с информационными входами коммутатора, выходы которого вл ютс информационными выходами устройства, управл ющий вход считыва ни устройства соединен с управл ющи входом коммутатора, первым входом четвертого элемента И, инверсным BXO дом четвертого элемента И с одним инверсным входом, с бходом S первого триггера, единичный выход которого соединен с пр мым входом четвертого элемента И с одним инверсным входом, выход которого соединен с вторыми входами первых элемента И, элемента ИЛИ, с первыми пр мыми входами п тог и шестого элементов И с одним инаерс ным входом, выход третьего элемента с одним инверсным входом соединен с вторым входом четвертого элемента И, с инверсным и вторым пр мым бходами соответственно и шестого элементов И с одним инверсным входом, выхода которых соединены соответстве но с первым и вторым входами четвертого элемента ИЛИ, выход четвертого элемента И соединен с входом второ го триггера, нулевой выход которого соединен с вторым пр мым и инверсным входами соответственно п того и шестого элементов.И с одним инверсным входом, входы R второго л третьего триггеров соединены с вторым управл ющим входом устройства, а единичные выходы второго и третьего триггеров вл ютс контрольными выходами устройства,выхо четвертого элемента и соединен с вхо дом S третьего триггера. Сущность предлагаемого изобретени состоит в обеспечении им текущего самоконтрол без нарушени режима работы устройства, что вл етс возможным дл широкого класса регистров с предварительной установкой в нулевое состо ние, на фиг.1 приведена функциональна электрическа схема устройства; на фиг.2 - эпюры напр жени на соответствующих шинах и выходах соответству ющих элементов. Устройство дл контрол двоичного кола на четность состоит из приемного регистра 1, информационные входы которого вл ютс информационными входами устрюйства, а информационные выходы соединены с информационными входами коммутатора 2, выходы которого вл ютс информационными выходами устройствам а также с первыми входами соответствующих элементов И 3-5 и первыми входами соответствующих элементов ИЛИ 6-8, вторые входы элементов И 4 и 5 соединены с вторыми входами соответствг ющих элементов ИЛИ 7и 8 и с выходами соответствующих элементов И 9 и 10 с одним инверсным входом, пр мые входы которых соединены с выходами соответствующих элементов ИЛИ 6 и 7, а инверсные входы с выходами соответствующих элементов И 3 и 4. Выход .элемента И 5 соединен с инверсным входом элемента И 11 с одним инверсным входом, с пр мым входом которого соединен выход элемента ИЛИ 8. Выход элемента И 11 с одним инверсным входом соединен с первым входом элемента И 12. Кроме того , устройство содержит R-S триггер 13, единичный вход которого соединен с управл ющим входом 14 считывани устройства и соответственно с управл ющим входом коммутатора 2 и вторым входом элемента И 12, а нулевой входс первым установочным входом 15 устройства и установочным входом регистра 1. Единичный выход триггера 13 соединен с пр мьм входом элемента И 16 с одним инверсным входом, инверсный вход которого соединен с управл ющим входом 14 считывани , а выход с вторыми входами элемента И 3, элемента ИЛИ 6 и первыми входами элем нтов И 17 и 18 с одним инверсным входом . Инверсный вход элемента 17 и второй пр мой вход элемента 18 соединены с выходом элемента И 11 с одним инверсным входом, а второй пр мой вход элемента 17 и инверсный вход элемента 18 - с нулевым выходом R-S триггера 19, вход которого соединен с выходом элемента И 12, а другой вход вместе с входом R-S триггера 20 - с вторым управл ющим входом 21 устройства. С входом R-S триггера 20 соединен выход элемента ИЛИ 22, входы которого соединены с выходами элементов И 17 и 18 с одним инверсным входом. Первый управл ющий вход 8устройства соединен с соответствующим входом приемного регистра. Устройство работает следующим образом. На информационные входы устройства поступает контролируемое число вместе со своим контрольным разр дом, после чего на первый управл ющий вход идет сигнал записи и число записываетс в приемный регистр. Схема свертки по модулю два, состо ща из элеl eHTOB И 9 и 10 с одним инверсным входом и элементов ИЛИ б и 7, вырабатывает результат свертки по модулю два контролируемого числа и сравнивает его с контрольным разр дом числа на элементе И 5, элементе ИЛИ 8 и элементе И 11 с одним инверсным входом . Затем на управл ющий вход считывани устройства поступает сигнал считывани и число, записанное в приемном регистре 1, через коммутатор 2 поступает на выход устройства. Одновременно сигнал считывани числа взводит триггер 13 и после пропускает сигнал самоконтрол через элемент И 16 с одним инверсным входом . Сигнал самоконтрол выполн ет роль дополнительной (лишней) единицы в коде числа - он вызывает сбой числа и взводит триггер 20 через элемент И 17 с одним инверсным входом и элемент ИЛИ 22. В случае регистрации сбо исходного числа взводитс триггер 19 и сигнал сги оконТрол может взвести триггер 20 при отказе схемы свертки, пройд элемент И 18 с одним инверсным входом и элемент ИЛИ 22. После поступлени на первый установочный вход устройства сигнала установки нул вс схема приходит в исходное положение. Триггеры 19 и 20 остаютс в состо ни х, соответствующих результатам проверок, до прихода на второй установочный вход устройства 21 сигнала сброса неисправности Таким образом, предлагаемое устрой ство позвол ет обеспечить .непрерывный самоконтроль работоспособности без нарушени режима работы, что повышает достоверность работы схемы контрол , путем индикации неисправности отдельных элементов систеи«л. Формула изобретени Устройство дл контрол двоичного кода на четность, содержаддее приемны регистр, первый, второй и третий элементы И, первый, второй и третий элементы ИЛИ, первый,второй и третий элементы И с одним инверсным входом, причем информационные входы устройства соединены с входсм приемного регистра , установочный и управл ющий входы устройства соединены соответственно с входом начальной установки и управл ющим входом приемного регистра , каждый выход приемного регистра соединен с первыми входами соответствующего элемента И и элемента ИЛИ, выходы каждого элемента И и элемента ИЛИ соединены соответственно с инверсным и пр мым входами соответствук цего элемента И с одним инверсным входом , выходы первого и второго элементов и с одним инверсным входом соединен с вторыми входами вторых эле-. мента И и элемента ИЛИ, выход второ .го элемента И с одним инверсным входом соединен с вторыми входами третьих элементов И и элемента ИЛИ,о тличающеес тем, что, с целью повышени достоверности, в него введены коммутатор, первый, второй и третий триггеры, четвертый, п тый и шестой элементы. И с одним инверсным входом, четвертый элемент И и четвертый элемент ИЛИ, причем информационные выходы приемного регистра соединены с информационными входами комму .татора, выходы которого вл ютс ин (формационными выходами устройства, управл ющий вход считывани устройства соединен с управл ющим входом коммутатора, первым входом четвертого элемента И, инверсным входом четвертого элемента И с одним инверсным входом, с входом первого триггера , единичный выход которого соединен с пр мым входом четвертого элемента И с одним инверсным входом, выход которого соединен с вторыми входами первых элемента И и элемента ИЛИ, с первыми пр мыми входами п того и шестого элементов И с одним инверсным входом, выход третьего элемента И с одним инверсным входом :соединен с вторым входом четвертого ;рлемента И, с инверсным и вторым iпр мым входашш соответственно п того и шестого элементов и с одним инверсным входом/ выходы которых соединены соответственно с первым и вторым входами четвертого элемента ИЛИ, выход четвертого элемента И соединен с входом S второго триггера, нулевой выход которого соединен с вторым пр мым и инверсным входами соответственно п того и шестого элементов И с одним инверсным входом, входы R второго и третьего триггеров соединены с вторым управл кнцим входом устройства, а единичные выходы второго и третьего триггеров вл ютс контрольными выходами устройства, выход четвертого элемента ИЛИ соединен с входом S третьего триггера. Источники информации, прин тые во внимание при экспертизе 1.Цифровые вычислительные машины и систекы. Под ред. Кагана Б.М., М., Энерги , 1974, с.633-634.
2.Авторское свидетельство СССР № 382080, кл. G 06 F 11/10, 1970 (прототип).

гз

fS

a-j

/у . /г

12 -тат

18

ZJ

5 г

19

гЩ

а-П

ff1418

гв

/5

ГП.

П

Фие2 ;