SU1601096A2 - Многоканальное устройство дл стабилизации посто нного напр жени - Google Patents
Многоканальное устройство дл стабилизации посто нного напр жени Download PDFInfo
- Publication number
- SU1601096A2 SU1601096A2 SU884608744A SU4608744A SU1601096A2 SU 1601096 A2 SU1601096 A2 SU 1601096A2 SU 884608744 A SU884608744 A SU 884608744A SU 4608744 A SU4608744 A SU 4608744A SU 1601096 A2 SU1601096 A2 SU 1601096A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- node
- synthesis
- signal
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Изобретение относитс к электротехнике и может быть использовано дл электропитани узлов автоматики, вычислительной техники и средств св зи. Цель изобретени - повышение надежности путем повышени веро тности достоверной записи сигналов рассогласовани в элементы пам ти защиты в услови х действи помех. Цель достигаетс введением в блок защиты узла синтеза, выполненного на однотипных чейках по числу каналов. Это позвол ет устранить ложные срабатывани блока защиты в услови х больших помех. 3 ил.
Description
Изобретение относитс к электротехнике , может быть использовано дл электропитани узлов автоматики, вычислительной техники, средств св зи и вл етс усовершенствованием устройства по авт. св. № 960775.
Цель изобретени - повышение надежности путем.повышени веро тности достоверной записи сигналов рассогласовани в элементы пам ти защиты в услови х действи помех.
На фиг. 1 изображена функциональна схема многоканального устройства дл стабилизации посто нного напр жени ; на фиг. 2 - функциональна схема одной чейки узла анализа и индикации состо ни ; на фиг. 3 - функциональна схема одной чейки узла синтеза.
Устройство содержит в каждом канале транзисторные ключи 1-3 дл регулировки напр жени и фильтры -6.
Выход каналов устройства через мас- штабные делители 7-9 подключены к входам коммутатора 10. Выход последнего подключен к второму входу общего узла 11 сравнени , первый вход которого соединен с общим источником 12 опорного напр жени . Выход общего узла 11 сравнени соединен с ключевым элементом 13 регулировани выходного напр жени . Параллельный динамический регистр 14 собран из тактируемых D-триггеров по числу каналов, информационный вход которых объединен и подключен к выходу ключевого элемента 13, а выходы регистра 14 подключены к базовым входам транзисторных ключей 1-3 соответствующих каналов, причем адресные входы регистра 14 и коммутатора 10 подключены к врем распре- делительному органу 15. Выход коммутатора 10 соединен также с первым I входом узла 1б сравнени .защиты, а втоG5
о:)
j рой его вход соединен с источником. Г/ опорного напр жени . Вход ключевого элемента 18 соединен с выходом узла 1б сравнени защиты. Выходы узла 19 анализа и индикации соединены с вхо- дами узла 20 суммирующей логики, соответствующие выходы которого ПОДКЛЮ йены к соответствующим установочным входам регистра k,
Узел 19 анализа и индикации состоит из одинаковых чеек (фиг.2) по числу каналов стабилизации. Кажда чейка тактируетс врем распредели- тельным органом 15. Ячейка содержит трехвходовой элемент И-НЕ 21, выход которого соединен со счетным входом счетчика 22, считающего до четырех и содержимое которого контролируетс дешифратором 23, выполненным на трех- входовом элемента И-НЕ, выход которого соединен с входом соответствующего узла 20 суммирующей чейки и через усилитель 2k - с индикатором 25 .Инвертор 2б соединен с трехвходовым элементом Е-НЕ 27, выход которого подключен к входу установки О счетчика 22,-.Узел 20 представл ет собой группу логических чеек ИЛИ, кажда из которых имеет число входов, равное числу источников питани 5 работающих На данную общую нагрузку, а число элементов ИЛИ равно числу нагрузок. Выход чеек ИЛИ соединен с установочными входами, триггеров динамического регистра 1, которые соответствуют контролируемым данным элементом ИЛИ каналам, стабилизации. Один вход узла 28 синтеза (фиг.1) соединен с выI ходом ключевого элемента 13, другой : С ВЫХОДОМ ключевого элемента 18, а выход - с установочным входом узла
: 19.анализа и индикации состо ни ,
i Узел 28 синтеза состоит из одно- ; типных чеек (фиг.З) по. числу каналов I стабилизации. Кажда чейка содержит :. два элемента И 29 и 30, первые входы которых через инверторы 31 и 32, а вторые - непосредственно подключены
соответственно к выходам ключевых
; элементов 18 и 13 а выходы подключены к входам двухвходового элемента 33, выход которого подключен Г к одному входу ДВУХ5ХОДОВОГО элемен- I: та И З , на другой вход которого t подаетс сигнал Сброс, а выход подключен к установочному входу узла 19 анализа и индикации состо ни .
5
5
0
0
Устройство работает следующим образом ,
Коммутатор 10 через масштабные делители 7-9 поочередно на определен-, ное врем подключает одновременно к соответствующим входам общего узла 11 сравнени и узла 16 сравнени защиты выход определенного канала устройства. Коммутируемые сигналы устройства одновременно поступают -на входы узлов 11 и 16 сравнени , где сравниваютс с опорным напр жением соответствующих источников 12 и 17 опорного напр жени . На выходах узлов. 11 и 16 возникают сигналы рассогласовани , поступающие соответственно от узла 11 на вход ключевого элемента 13 и от узла 1б на вход ключевого элемента 18, Ключевые элементы 13 и 18 в зависимости от пол рности сигнала рассогласовани преобразуют его в сигнал логического О (если параметр в норме ) или логической 1 (если параметр вышел из нормы), которые.поступают раздельно на входы узла 28 синтеза , с выхода которого поступают на вход элемента 23, вл ющийс установочным входом узла 19 анализа и индикации . Одновременно с импульсом сигнала рассогласовани от врем распре- делительного органа 15 приходит тактовый импульс положительной пол рности на элементы 21 и 27 при подключении к схеме узла канала, который контролирует данна чейка узла 19 анализа и индикации, В случае прихода сигнала рассогласовани в виде логической 1 срабатывает элемент 21 и в счетчик 22 записываетс единица. Если сигнал логической 1 при подключении канала приходит четыре раза подр д, то счетчик 22, досчитав до четырех, блокируетс дешифратором 23, который через усилитель 2k включает индикатор 25, сигнализиру о срабатывании ащиты. Одновременно с включением индикатора 25 сигнал, поступает на вход соответствующего элемента ИЛИ узла 20, который устанавливает соответствующие триггеры динамического регистра I в нулевое состо ние, выключа тем самым определенные каналы . стабилизации.
Так ка.к многоканальное устройство работает в услови х повышенного уровн различных помех, то имеютс случаи, при которых на выходах ключевых элементов 13 и 18 возникают импульсы как
от истинных, так и ложных сигналов рассогласовани , поступающих от узлов 11 и 16 сравнени . Например, может быть случай, когда при наличии в счетчике 22 трех логических 1 и на четвертом такте опроса канала на ключевом элементе 18 по вилась логическа 1 (.параметр вышел из нормы), а в то же врем на общем ключевом элементе 13 - логической О параметр в норме)., В этом случае устройство продолжает работать, так как наличие логического О на общем ключевом элементе 13 ука- .;3ывает на то, что выход ное напр жение канала в норме, и узел 28 синтеза выдает сигнал на сброс защиты по установочному входу узла 19 анализа и индикации состо ни через дешифратор 23.
Работа узла.28 синтеза заключаетс в следующем. Если по вившийс сигнал на выходе ключевого элемента 18 равен О, т.е. параметр в норме, то записи информации в счетчик 22 не производитСброс должен быть подан сигнал- ло
Jlnll
10
гического О
Таким образом обеспечиваетс пов шение веро тности достоверной запис сигналов рассогласовани в элементы пам ти защиты в услови х повышенног уровн помех.
Claims (1)
- Формула изобретениМногоканальное устройство дл ста билизации посто нного напр жени по авт. св. № 960775, отличающе ес тем, что, с целью повышени н j дежности путем повышени веро тности достоверной записи сигналов рассогла совани в элементы пам ти защиты р услови х действи помех, в блок защиты введен узел синтеза, первый вход которого соединен с выходом ключевого элемента регулировани выходного напр жени , второй вход - с выходом ключевого элемента блока защиты , а выход подключен к установоч20„ о.,....., а огалим подключен к VCTSHnRnuс . в случае прихода сигнала рассогла- „ ному входу узла ан пи. ,. совани в виде логичег,.ой Мп /„ 25 J анализа и индикации,совани в виде логической 1 (параметр не в норме) запись ее производитс при условии по влени сигнала логической 1 и на выходе ключевого элемента 13. При этом на выходе двухвхо- дового элемента ИЛИ-НЕ 33 устанавливаетс сигнал логической 1, который через элемент И 34 поступает на дешифратор 23. При условии по влени сигнала логического О на выходе ключево , Г u)jui и вл етс ИНГООПМД111,1п1-лл.1го элемента 13 на выходе.двухвходового 35. входом узла синтеза дл сигм элемента ИЛИ-HF Я .,по,.-,„ пг ,i -интеза дл сигналапричем узел синтеза состоит из однотипных чеек по числу каналов стабилизации , кажда .из которых включает в себ первый и второй элементы И, Q выходы которых соединены с входами двухвходового элемента ИЛИ-НЕ двух- входовой элемент И, первый вход которого соединен с выходом двухвходового элемента НЛИ-НЕ, второй вход которого вл етс информационным. элемента ИЛИ-НЕ 33 устанавливаетс сигнал логического О, который чере-з элемент И 3 подаетс на установочный вход дешифратора 23. При этом последний срабатывает и обнул ет счетчик 22 При срабатывании защиты на выходах ключевых элементов 13 и 18 устанавливаетс сигнал логического О и на выходе двухвходового элемента ИЛИ-НЕ 33 по вл етс сигнал логической 1. Поэтому дл сброса защиты на вход40Сброс , а выход вл етс выходом . узла синтеза, первый инвертор, выход которого соединен с вторым входом первого элемента И, а вход - с вторым входом второго элемента И, вл ющимс вторым входом узла синтеза второй инвертор, выход которого соединен с первым входом второго элемента И, а вход - с первым входом пер- « вого элемента И, вл ющимс первым входом узла синтеза.Сброс должен быть подан сигнал- лоJlnll0гического ОТаким образом обеспечиваетс повышение веро тности достоверной записи сигналов рассогласовани в элементы пам ти защиты в услови х повышенного уровн помех.Формула изобретениМногоканальное устройство дл стабилизации посто нного напр жени по авт. св. № 960775, отличающеес тем, что, с целью повышени на- дежности путем повышени веро тности достоверной записи сигналов рассогласовани в элементы пам ти защиты р услови х действи помех, в блок защиты введен узел синтеза, первый вход которого соединен с выходом ключевого элемента регулировани выходного напр жени , второй вход - с выходом ключевого элемента блока защиты , а выход подключен к установоч0-,....., а огалим подключен к VCTSHnRnuному входу узла ан пи. ,. J анализа и индикации,ному входу узла ан пи. ,. J анализа и индикации,Г u)jui и вл етс ИНГООПМД111,1п1-лл.1входом узла синтеза дл сигм пг ,i -интеза дл сигналапричем узел синтеза состоит из однотипных чеек по числу каналов стабилизации , кажда .из которых включает в себ первый и второй элементы И, выходы которых соединены с входами двухвходового элемента ИЛИ-НЕ двух- входовой элемент И, первый вход которого соединен с выходом двухвходового элемента НЛИ-НЕ, второй вход которого вл етс информационным35. входом узла синтеза дл сигм пг ,i -интеза дл сигнала40Сброс , а выход вл етс выходом . узла синтеза, первый инвертор, выход которого соединен с вторым входом первого элемента И, а вход - с вторым входом второго элемента И, вл ющимс вторым входом узла синтеза второй инвертор, выход которого соединен с первым входом второго элемента И, а вход - с первым входом пер- « вого элемента И, вл ющимс первым входом узла синтеза.wСигнал paccoiласоВаниСбросФиа.122aв ys.jntunr2725Фиг. 2Сигнал с ключевого элемента 13J2h29J730Сиенал с ключевого злемента 18Сброс3ifк 19Фиг.д
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884608744A SU1601096A2 (ru) | 1988-11-23 | 1988-11-23 | Многоканальное устройство дл стабилизации посто нного напр жени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884608744A SU1601096A2 (ru) | 1988-11-23 | 1988-11-23 | Многоканальное устройство дл стабилизации посто нного напр жени |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU960775 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1601096A2 true SU1601096A2 (ru) | 1990-10-23 |
Family
ID=21410831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884608744A SU1601096A2 (ru) | 1988-11-23 | 1988-11-23 | Многоканальное устройство дл стабилизации посто нного напр жени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1601096A2 (ru) |
-
1988
- 1988-11-23 SU SU884608744A patent/SU1601096A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 960775, кл. G 05 F 1/577, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1601096A2 (ru) | Многоканальное устройство дл стабилизации посто нного напр жени | |
GB1104967A (en) | Signal translating arrangements | |
KR910001710B1 (ko) | 프로그래머블 콘트롤러용 입출력관리회로 | |
US4308526A (en) | Binary to one of N decoder having a true and a complement output | |
ES8102926A1 (es) | Perfeccionamientos en aparatos de deteccion de estados de- fectuoso de controles electronicos de vehiculos | |
GB840956A (en) | Switching matrices employing radiation-emissive and radiation-sensitive devices | |
SU960775A2 (ru) | Многоканальное устройство дл стабилизации посто нного напр жени | |
US4398353A (en) | Compass data converter | |
SU788378A1 (ru) | Устройство контрол кода "1 из | |
SU1677696A1 (ru) | Система контрол источника электропитани | |
SU1480110A1 (ru) | Многоканальный коммутатор | |
RU2707913C1 (ru) | Формирователь матричных команд | |
JPS57132252A (en) | Fault discrimination system | |
SU799011A1 (ru) | Запоминающее устройство | |
RU1817086C (ru) | Устройство дл вывода информации | |
SU1117628A1 (ru) | Устройство дл ввода информации | |
SU610153A1 (ru) | Устройство дл приема информации | |
SU1672526A1 (ru) | Дешифратор адреса | |
SU1493994A1 (ru) | Генератор функций Хаара | |
SU984045A1 (ru) | Многоканальный коммутатор функциональных нагрузок | |
SU1242963A1 (ru) | Устройство дл контрол адресных шин интерфейса | |
SU1411754A1 (ru) | Устройство дл контрол логических блоков | |
SU1406582A1 (ru) | Устройство дл контрол многоканальных систем источников вторичного электропитани | |
SU832711A1 (ru) | Резервированное триггерное устрой-CTBO | |
SU1653033A2 (ru) | Устройство дл автоматического контрол @ гальванически св занных аккумул торов |