SU799011A1 - Запоминающее устройство - Google Patents

Запоминающее устройство Download PDF

Info

Publication number
SU799011A1
SU799011A1 SU792756081A SU2756081A SU799011A1 SU 799011 A1 SU799011 A1 SU 799011A1 SU 792756081 A SU792756081 A SU 792756081A SU 2756081 A SU2756081 A SU 2756081A SU 799011 A1 SU799011 A1 SU 799011A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
triggers
elements
inputs
signal
Prior art date
Application number
SU792756081A
Other languages
English (en)
Inventor
Виктор Самуилович Гантман
Борис Анатольевич Алексеев
Original Assignee
Предприятие П/Я Г-4126
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4126 filed Critical Предприятие П/Я Г-4126
Priority to SU792756081A priority Critical patent/SU799011A1/ru
Application granted granted Critical
Publication of SU799011A1 publication Critical patent/SU799011A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

Изобретение относитс  к вычислительной технике, в частности к эа- поминающим устройствам, предназначенным дл  Использовани , например, в составе электронного сенсорного переключател  программ в телевизоре . Известны запоминающие устройства (ЗУ) на триггерах с несколькими устойчивыми состо ни мИ| Триггеры составл ютс  из отдельных одинаковых  чеек, число которых равно числу устойчивых состо ний триггера.Ячейки св заны между, собой цеп ми взаимно блокирующей обратной св зи Cll . Однако такие схемы  вл ютс  сложными по количеству св зей и количест ву работающих в них злементов Кроме того,количество входов элементов,работаклдих в таких схемах, зависит от разр дности ЗУ и резко увеличиваетс  с увеличением разр дности,так же как количество нагрузок на них. Все это приводит к понижению надежности и эк номичности ЗУ,сильно з1атрудн  ,к тому же,реализацию многоразр дного ЗУ. Частично эти недостатки устранены в ЗУ с шифраторами. Наибблее близким по технической сущности к предлагаемому  вл етс  за поминающее устройство,содержс1щее tiRS-триггеров, п- информационных шин и шифратор,которп й управл ет триггерами 2 . В случае, когда сигналом какоголибо входа необходимо включить определенные триггеры,этот вход подключаетс  к схемам логических сборок на входах S этих триггеров и на схемы логических сборок входов 1) остальных триггеров. Недостатком этой cxeN&i также  вл етс  сложность,большое количество св зей,элементов и их нагрузок, что приводит к понижению надежности и экономичности схемы. Цель изобретени  - повышение надежности устройства. Поставленна  цель достигаетс  тем, что в запоминающее устройство,содержащее RS-триггеры и информационные шины-, введены первый элемент И и вторые элементы И, первые входы которых соединены с выходом первого элемента И, вторые входы вторых элементов И подключены к информационным шинам, входсъм первого элемента И и Ч-входам ftS-триггеров, 5-входы которых соединены с выходами вторых элементов И.
На фиг. 1 изображена Функциональна  схема предпагаемого изобретени ; на Лиг. 2 - временна  диаграмма устройства .
Схема содержит RS-триггеры 1.11 .п(где п-числа разр дов),элементы И 2.1-2.п,элемент И 3,информационные шины 4.1-4 .И .
Устройство работает следующим образом .
Исходные сигналы на информациейных шинах 4.1-4 и- единичные уровни. Исходные состо ни  триггеров 1.1-1 .П не имеют значени .
Нулевой сигнал шины 4.i гфоизводи установку в 1 по входу Триггера 1.1. Одновременно, пройд  через элемент ИЛИ 3, сигнал инвертируетс  и разрешает прохождение единичных исходных уровней остальных шин 4.1-4.П через элементы И 2.1-2.П на R-BXOды остальных триггеров 1.1-1. п.Эти триггеры 1.1-l.n устанавливаютс  в О .Устанавливаемому же в единичное состо ние триггеру 1.1 сигнал R-входа помешать не может, так как элемент И 2.1 R-входа триггера l.i, будучи открыт сигналом с выхода элемента И 3 рдновременно закрыт нулевым сигнапом шин 4.1.
По окончании действи  нулевого сигнала шины 4,i схема устанавливаетс ,в исходное состо ние, а триггер 1.i остаетс  включенным в единичное состо ние.
В устройстве работает единствен-. ный (независимо от разр дности ЗУ) Иноговходовый и многонагрузочный (Г входов и Ч нагрузок) элемент, все остальные реализуютс  малым числом дешевых, надежных двухвходовых элементов И. Начальна  установка ЗУ в ну левое состо ние легко может быть осуществлена соответствующим сигналом, поданным на дополнительный вход к ll-f-1-й (на чертеже не показан) элемента ,И. Элементы схемы икеют минимальное число св зей..
схему относительно легко можно регшиэовать в виде интегральной микрсхемы на несколько разр дов. Увеличение разр дности на единицу в устройстве приводит лишь к необходимости введени  двух св зей разр да (с входом и выходом элемента И на П вход Нагрузка с увеличением разр дности увеличиваетс  лишь на единицу и только дл  одного элемента.
Запоминающее устройство, выполненное , например, на ТТЛ микросхемах серии 134, потребл11,ет около 1 мА на разр д. Возможно также применение и любых других серий логических микросхем , так как вентили и многовходовы расширители имзютс  в составе всех серий микросхем.
Таким образом, применение в ЗУ дополнительных элементов и новых св зей позвол ет существенно упростить схему (по сравнению с известной) и повысить ее надежность и экономичнос а также значительно расширить класс устройств, в которых оно может быть использовано (за счет легкого наращивани  разр дности).
Кроме того, возможно применение такого ЗУ в сенсорных устройствах коммутации режимов бытовой электрон|НОй аппаратуры.

Claims (2)

1.Забелин К.И. Электронный выбор программ в телевизорах. М., Энерги , 1973, с. 22-46, рис. 12.
2.Забелин К.И, Электронный выбор программ в телевизорах.
М., Энерги , 1978, с, 22-46, рис. 16 (прототип).
SU792756081A 1979-04-17 1979-04-17 Запоминающее устройство SU799011A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792756081A SU799011A1 (ru) 1979-04-17 1979-04-17 Запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792756081A SU799011A1 (ru) 1979-04-17 1979-04-17 Запоминающее устройство

Publications (1)

Publication Number Publication Date
SU799011A1 true SU799011A1 (ru) 1981-01-23

Family

ID=20823409

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792756081A SU799011A1 (ru) 1979-04-17 1979-04-17 Запоминающее устройство

Country Status (1)

Country Link
SU (1) SU799011A1 (ru)

Similar Documents

Publication Publication Date Title
US4575818A (en) Apparatus for in effect extending the width of an associative memory by serial matching of portions of the search pattern
KR880006612A (ko) 푸지 컴퓨터
GB1589353A (en) Digital pattern triggering circuit
KR950012663A (ko) 경계주사 테스트 회로를 가진 반도체 장치
US4264807A (en) Counter including two 2 bit counter segments connected in cascade each counting in Gray code
EP0033346B1 (en) Incrementer/decrementer circuit
EP0086634A1 (en) Memory circuitry for use in a digital time division switching system
SU799011A1 (ru) Запоминающее устройство
KR890012449A (ko) 프로그램가능 논리소자
SU539333A1 (ru) Переключательный элемент
JPH02146815A (ja) 半導体集積回路の入力回路
US3448295A (en) Four phase clock circuit
US5644259A (en) Reset circuit and integrated circuit including the same
SU788378A1 (ru) Устройство контрол кода "1 из
SU1282219A1 (ru) Программируемое запоминающее устройство
Morisue et al. A novel ternary logic circuit using Josephson junction
SU1091319A1 (ru) Многостабильный триггер
SU1667224A1 (ru) Триггерное устройство
JPS62192085A (ja) ビツト処理回路
US3579118A (en) Multiple mode frequency divider circuit
SU1603367A1 (ru) Элемент сортировочной сети
SU670980A1 (ru) Ячейка пам ти
SU1092491A1 (ru) Универсальный логический модуль
SU1601096A2 (ru) Многоканальное устройство дл стабилизации посто нного напр жени
SU425357A1 (ru) Устройство для исследования надежности логических элементов