SU670980A1 - Ячейка пам ти - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике.

Известны запоминающие устройства на однофазных многостабильных триггерах с взаимно запрещаюш,ими св з ми между элементами.

Наиболее близким техническим решением к предлагаемому  вл етс   чейка иам ти , содержаща  адресные элементы И-НЕ и элементы И-НЕ обратной св зи.

Недостатком этих устройств  вл етс  повышенна  сложность схемы, обусловленна  способом ее построени  и наличием многовходных элементов И-НЕ.

Целью изобретени   вл етс  упрощение  чейки пам ти.

В предлагаемой  чейке пам ти это достигаетс  путем объединени  адресных элементов И-НЕ в группы, причем выход и входы каждого элемента И-НЕ обратной св зи соединены соответственно с входом и выходом одного из адресных элементов И-НЕ каждой группы.

На чертеже изображена  чейка пам ти на 9 состо ний.

Элементы И-НЕ 1-6 - адресные, причем элементы 1-3 - перва  группа, элементы 4-6 - втора  группа. Элементы И-НЕ 7-15 - элементы обратной св зи.

Как видно из чертежа, соединение входов элементов обратной св зи с выходами адресных элементов произведено следующим образом: выходы каждой пары адресных элементов (в паре беретс  но одному элементу из каждой группы) соединены с входами соответствующего элемента обратной св зи. Выход каждого элемента обратной св зи соединен с входами только той

пары адресных элементов, выходы которых были соединены с входами данного элемента обратной св зи. Так, например, выходы адресных элементов 1, 4 соединены с входами элемента обратной св зи 7, а выход последнего соединен с входами первых двух.

Если установить на выходах элементов 1, 4 логические единицы, подав на их установочные входы сигналы логического нул 

(на чертеже установочные входы условно не показаны, чтобы не затемн ть его), то на выходе элемента 7 будет сигнал «О, который, поступа  на входы элементов 1 и 4, поддерживает на выходах последних

сигналы логические «1, т. е. состо ние устойчивое .

Все случаи, когда на выходе только одного из элементов обратной св зи должен быть сигнал логический «О, рассмотрены

в таблице.

Из таблицы видно, что все 9 состо ний  чейки пам ти устойчивы, так как нуль на выходе одного из элементов обратной св зи 7-9, 10-12, 13-15 поддерживает единицы на выходах соответствующей пары адресных элементов 1-4, 5, 6.

Дл  построени   чейки пам ти на k состо ний надо вз ть k элементов обратной

св зи и п адресных элементов где- k

дг

ИЛИ --- (если « на 2 не делитс ).

Надо стремитьс  брать п минимально возможным .

Дл  того, чтобы па выходе какого-либо из элементов обратной св зи изменить сигнал с нул  на единицу, надо на установочный вход этого элемента (на чертеже установочные входы условно не показаны) подать сигнал логический «О. А дл  того, чтобы на выходе какого-то другого элемента обратной св зи установить сигнал логический «О, надо подать такие же сигналы

на установочные входы двух адресных элементов И-НЕ, с входами которых соединен выход данного элемента И-НЕ обратной св зи.

На выходах элементов обратной св зи можно устанавливать комбинации нулей и единиц в строчках и столбцах таблицы состо ний. Исключение составл ют только такие комбинации, когда в диагонал х этой таблицы больше одного нул .

Claims (1)

1. Формула изобретени 

   Ячейка пам ти, содержаща  адресные элементы И-НЕ и элементы И-НЕ обратной св зи, отличающа с  тем, что, с целью упрощени   чейки пам ти, адресные элементы И-НЕ объединены в группы , причем выход и входы каждого элемента И-НЕ обратной св зи соединены соответственно с входом и выходом одного из адресных элементов И-НЕ каждой группы.