SU465655A1 - Многоустойчивый элемент пам ти со счетным входом - Google Patents
Многоустойчивый элемент пам ти со счетным входомInfo
- Publication number
- SU465655A1 SU465655A1 SU1988280A SU1988280A SU465655A1 SU 465655 A1 SU465655 A1 SU 465655A1 SU 1988280 A SU1988280 A SU 1988280A SU 1988280 A SU1988280 A SU 1988280A SU 465655 A1 SU465655 A1 SU 465655A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- inputs
- memory element
- counting input
- logical
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
1
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано в универсальных и специализированных ЦВМ, построенных на основе как двоичных, так и других систем счислени , в качестве счетчиков импульсов или в качестве элементарных автоматов дл устройств управлени и т. д.
Известны многоустойчиЕые элементы пам ти со счетным входом, построенные из логических элементов «И-НЕ. В основе их лежит собственно многоустойчивый элемент пам ти, представл ющий собой группу схем «И-НЕ, причем выход каждой подключен к входам остальных, а счетный вход в них может быть организован при помощи любой конструкции распределител импульсов так, что каждый следующий выходной сигнал распределител устанавливает следующее состо ние многоустойчивого элемента пам ти. Недостатком многоустойчивого элемента пам ти со счетным входом, построенного по известным принципам, вл етс большое число многовходовых схем «И-НЕ, необходимых дл построени собственно элемента пам ти. В реальных системах элементов число входов ограниченно и, как правило, небольщое, поэтому многовходовые схемы «PI-НЕ реализуютс за счет использовани большого числа маловходовых, т. е. значительно увеличиваетс число св зей и число схем «И-НЕ, необходимых дл построени многоустойчивого элемента пам ти со счетным входом, и в конечном итоге снижаетс надежность синтезируемого устройства.
Цель изобретени - упрощение устройства .
Это достигаетс тем, что в ием выход каждого логического элемента «И-НЕ первой группы соединен с одним из входов последующего логического элемента «И-НЕ данной группы, выход последнего логического элемента «И-НЕ первой группы - с одним из входов первого логического элемента
«И-НЕ первой группы. Выход каждого логического элемента «И-НЕ второй группы св зан с одним из входов соответствующего логического элемента «И-НЕ первой группы , а также с одним из входов предыдущего
логического элемента «И-НЕ второй и третьей групп, выход каждого элемента «И- НЕ второй группы - с одним из входов последующего логического элемента «И-НЕ второй и третьей групп, а управл юща щина
соединена с одним из входов каждого логического элемента «И-НЕ второй группы.
На чертеже приведена логическа схема многоустойчивого элемента пам ти со счетным входом, где 1, 2, 3 - логические схемы
«И-НЕ первой группы; 4, 5, 6 - логические схемы «И-НЕ второй группы; 7, 8, 9- логические схемы «И-НЕ третьей груцру; 10 - шина генератора импульсов (ГИ).
Схема соответствует элементу с трем устойчивыми состо ни ми. Чт.о-бы нолуннть большое число состо ний, необходимо прибавить столько троек элементов «И-НЕ, сколько состо ний необходимо добавить.
Схема работает в соответствии с таблицей , в которой приведены логические состо ни схем «И-НЕ дл устойчивых положений запоминающего элемента при нулевом ц единичном состо нии на шине генератора импульсов . Последовательность переходов элемента из одного состо ни в другое при подаче импульсов счета на шину 10 соответствует последовательности строк в приведенной таблице.
Во избежание сост заний выход схемы «И-НЕ 2 соединен с входом схемы «И- НЕ 3. Соединение каждой схемы «И-НЕ второй группы большого номера со схемой «И-НЕ этой же группы, но номер которой на единицу меньше, преп тствует двойному срабатыванию устройства за врем одного импульса счета.
На чертеже шина установки начального состо ни условно не показана. Она должна быть соединена с входами одной схемы «И-
НЕ третьей группы (дл установки на выхб де роотретствующей схемы «И-НЕ первой группы сигнала «О) и с N-1, где Л - число состо ний, схемами «И-НЕ первой групгш (дл установки на их выходах сигналов «1). Установка начального состо ни проводитс сигналом логический «О.
Предложенное устройство вьтрмно отличаетс от известных при адеде еоств ний
йрльше трёх, шзскрльку число вхржда схем «И-НЕ в предложенном устройетве не зависит от числа состо ний и всегда равно трем (без учета установки начального состо ни ).
Предмет изобретени
Многоустойчивый элемент пам ти со счетным входом, содержащий три группы логических элементов «И-НЕ и управл ющую шину, отличающийс тем, что, с целью упрощени устройства, в нем выход каждого логического элемента «И-НЕ первой группы соединен с одним из входов последующего
лргического элемента «И-НЕ данной группы , выход последнего логического элемента «И-НЕ первой группы соединен с одним из входов первого логического элемента «И- НЕ первой группы, выход каждого логического элемента «И-НЕ второй группы соединен с одним из входов соответствующего логического элемента «И--НЕ первой группы , а также с одним из входов предыдущего логического элемента «И-НЕ второй и
третьей групп, выход каждого элемента «И-НЕ второй группы соединен с одним из входов последующего логического элемента «И-НЕ второй и третьей групп, а управл юща шина соединена с одним их входов каждого логического элемента второй группы.
J
f-
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1988280A SU465655A1 (ru) | 1974-01-07 | 1974-01-07 | Многоустойчивый элемент пам ти со счетным входом |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1988280A SU465655A1 (ru) | 1974-01-07 | 1974-01-07 | Многоустойчивый элемент пам ти со счетным входом |
Publications (1)
Publication Number | Publication Date |
---|---|
SU465655A1 true SU465655A1 (ru) | 1975-03-30 |
Family
ID=20573315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1988280A SU465655A1 (ru) | 1974-01-07 | 1974-01-07 | Многоустойчивый элемент пам ти со счетным входом |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU465655A1 (ru) |
-
1974
- 1974-01-07 SU SU1988280A patent/SU465655A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4414547A (en) | Storage logic array having two conductor data column | |
US3296426A (en) | Computing device | |
US4331956A (en) | Control means for a solid state crossbar switch | |
US3179883A (en) | Point matrix display unit for testing logic circuit | |
US3064890A (en) | Parallel input fast carry binary counter with feedback resetting means | |
EP0290042A2 (en) | Memory circuit with improved serial addressing scheme | |
US4694197A (en) | Control signal generator | |
US3376555A (en) | Two-dimensional associative memory system | |
US4477918A (en) | Multiple synchronous counters with ripple read | |
SU465655A1 (ru) | Многоустойчивый элемент пам ти со счетным входом | |
US3513329A (en) | N-nary counter | |
EP0144635B1 (en) | Logical circuit array | |
US3651472A (en) | Multistate flip-flop element including a local memory for use in constructing a data processing system | |
US3448295A (en) | Four phase clock circuit | |
US3264397A (en) | Control system | |
US3706043A (en) | Synchronous parallel counter with common steering of clock pulses to binary stages | |
SU1117631A1 (ru) | Устройство дл сортировки чисел | |
SU949657A1 (ru) | Микропрограммное управл ющее устройство | |
SU454548A1 (ru) | Узел дл сортировки информации | |
SU1107118A1 (ru) | Устройство дл сортировки чисел | |
SU416868A1 (ru) | ||
SU551702A1 (ru) | Буферное запоминающее устройство | |
SU869056A1 (ru) | Пересчетное устройство | |
SU1304031A1 (ru) | Устройство дл сопр жени в резервированной многопроцессорной системе | |
JPH0352159B2 (ru) |