SU1319064A1 - Устройство дл приема и передачи цифровой информации - Google Patents

Abstract

Изобретение относитс  к электросв зи и может использоватьс  дл  кодировани  и декодировани  информации, передаваемой , например, в цифровых вычислительных машинах. Цель изобретени  - повышение достоверности приема. Устройство содержит на передающем конце сумматор по модулю два, регистр, формирователь импульсов, первые и вторые резисторы, группы делителей напр жени , на приемном конце: конденсаторы и резисторы, группу элементов задержки, группу RS-триггеров, группу RS-триггеров с инверсным входом, первую и вторую группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, группу D-триггеров, сумматор по модулю два, группу элементов И, группу элементов И-НЕ. Устройство предназначено дл  построени  высоконадежных трактов передачи цифровой информации п-разр дным параллельным кодом с одним контрольным разр дом «нечетность по «од- нопроводным лини м св зи, второй провод которых,  вл юш,ийс  экраном, объедин етс  вне передатчика и приемника и соедин етс  с шиной низкого потенциала источника питани  ограниченным числом св зей. За счет введени  шинных формирователей, резисторного делител , конденсаторов, нагрузочных резисторов, RS-триггеров, элементов И-НЕ производитс  контроль за исправным состо нием устройства и исправлением одиночных ошибок. 1 ил. (Л с 00 со а 4

Description

Изобретение относитс  к электросв зи и может использоватьс  дл  кодировани  и декодировани  информации, передаваемой, например, в цифровых вычислительных машинах .

Целью изобретени   вл етс  повышение достоверности приема.

На чертеже изображено предлагаемое устройство.

Устройство содержит на передающем конце сумматор 1 по модулю два, регистр 2, формирователь 3 импульсов, делитель напр жени  на первых регистрах 4 и вторых регистрах 5, линии 6 св зи, на приемном конце - элементы задержки на конденсаторах 7 и регистрах 8, RS-триггеры 9, RS-триггеры 10 с инверсным входом, первую группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11, D-триггеры 12, сумматор 13 по модулю два, элементы ИЛИ 14, вторую группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 15, элементы И-НЕ 16. На входы 17-19 подаютс  управл ющие импульсы установки.

Устройство работает следующим образом.

В исходном состо нии линии 6 св зи наход тс  под потенциалом, равном половине напр жени  питани  устройства. При передаче информации на выходе формирователей 3, в качестве которых могут быть использованы кабельные усилители, ключевые схемы и т. д., формируютс  па- рафазные эквиваленты сигналов «О и «1. В приемнике первый RS-триггер 9 и второй RS-триггер 10 с инверсным входом устанавливаютс  в единичные состо ни  в очередности поступлени  парафазных пар импульсов . В D-триггер 12 записываетс  соответствующа  информаци  по переднему фронту импульса, получающегос  на выходе элемента первой группы ИСКЛЮЧАЮЩЕЕ ИЛИ 11. Считаетс , что передача состо лась , если пришла пара парафазных посылок . В этом случае на выходе элементов И-НЕ устанавливаетс  низкий уровень .

Если в каком-либо разр де происходит нарушение передачи из-за поме)(и в линии 6 св зи, периодической потери контактов в соединител х приемника и передатчика и т. д., то на входах RS-триггеров 9 и 10 будет либо однофазна  посылка, либо отсутствие сигнала. В любом случае на выходе элемента И-НЕ 16 останетс  высокий потенциал. При этом возможны следующие варианты. Информаци , полученна  на выходе D-триггера 12, соответствует передаваемой , что подтверждает результат свертки на выходе сумматора 13 по модулю два, или не соответствует передаваемой . В последнем случае на выходе сумматора 13 по модулю два устанавливаетс  высокий потенциал и на выходе элемента И 14 соответствующего разр да устанавливаетс  высокий потенциал, который проинвертирует значение разр да на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15 второй группы.

Если выходит из стро  контрольный разр д, то. элемент И-НЕ 16 этого раз- р да запрещает работу по стробирующему входу сумматора 13 по модулю два.

Анализиру  состо ние элементов И-НЕ 16 в процессе приема информации, можно регистрировать сбои, а также провер ть состо ние тракта передачи информации в диагностическом режиме.

5

0

5

0

5

0

5

0

5

Claims (1)

1. Формула изобретени 

   Устройство дл  приема и передачи цифровой информации, содержащее на передающей стороне регистр, п входов которого  вл ютс  входами устройства и соединены с входами сумматора по модулю два, выход которого соединен с входом(п+1)-го разр да регистра, на приемной стороне первую и вторую группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматор по модулю два, группу элементов И, выходы которых подключены к первым входам соответствующих элементов второй группы ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых  вл ютс  выходами устройства, отличающеес  тем, что, с целью повышени  достоверности приема, в него введены на передающей стороне формирователь сигналов, делители напр жени  на первом и втором резисторах, входы формировател  сигналов соединены с соответствующими выходами регистра, одни выводы первого и второго резисторов каждого делител  напр жени  подключены соответственно к клемме нулевого потенциала и к положительной клемме источника питани , другие выводы соединены с выходом формировател  сигналов и одним концом соответствующей линии св зи, иа приемной стороне - элементы задержки иа резисторе и конденсаторе, RS-триггеры, RS-трлггеры с инверсным входом, элементы И-НЕ, D-триггеры , первые входы элементов И соединены с выходами сумматора по модулю два, другой конец соответствующей линии св зи соединен с первым входом одноименного RS-триггера и через конденсатор одноименного элемента задержки - с первым выводом резистора одноименного элемента задержки и с инверсным входом одноименного RS-триггера с инверсным входом, вторые выводы резисторов элементов задержки соединены с клеммой нулевого потенциала , вторые входы RS-триггеров и RS- триггеров с инверсным входом соединены с щиной установки RS-триггеров в исходное состо ние, выходы одноименных RS-триггеров и RS-триггеров с инверсным входом соединены соответственно с первым и вторым входами соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы, выход которого соединен со стробирующим входом

   соответствующего D-триггера, информационный вход которого соединен с выходом одноименного RS-триггера и с первым входом соответствующего элемента И-НЕ, второй вход которого соединен с выходом одноименного RS-трнггера с инверсным входом, выходы элементов И-НЕ, кроме последнего , соединены с вторыми входами соответствующих элементов И, выход последнего элемента И-НЕ - с стробирующим входом сумматора по модулю два, информационные входы которого соединены с вы- ходами D-триггеров, выходы D-триггеров соединены с вторыми входами одноименных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы.

   П 18