KR900006965B1 - Hdb3 코드에서의 바이폴라 바이올레이션 검출회로 - Google Patents
Hdb3 코드에서의 바이폴라 바이올레이션 검출회로 Download PDFInfo
- Publication number
- KR900006965B1 KR900006965B1 KR1019870011452A KR870011452A KR900006965B1 KR 900006965 B1 KR900006965 B1 KR 900006965B1 KR 1019870011452 A KR1019870011452 A KR 1019870011452A KR 870011452 A KR870011452 A KR 870011452A KR 900006965 B1 KR900006965 B1 KR 900006965B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- bipolar
- circuit
- signal
- vibration
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에서 HDB3 코드가 갖는 기본 신호도.
제2도는 본 발명에서 HDB3 코드로 표현되는 2진 신호의 "0"와 "1"의 실시예도.
제3도는 본 발명의 설명을 의해 바이폴라 바이올레이션의 일예도
제4도는 본 발명인 HDB3 코드에서 "B00V"와 "000V"의 적용예.
제5도는 본 발명에서 수신 HDB3 코드와 바이폴라 바이올레이션 검출 회로에 입력되는 신호들과의 관계를 나타낸 예시도.
제6도는 본 발명에서 HDB3 코드에서의 바이폴라 바이올레이션의 검출 회로도.
제7도는 본 발명에서 프로그래머를 어레이 로직회로의 내부 구성도.
제8도는 본 발명인 HDB3 코드에서의 바이폴라 바이올레이션의 검출 동작에 관한 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
F1 : 바이폴라 바이올레이션을 포함하지 않는 양극 펄스만 검출
F2 : 바이폴라 바이올레이션을 포함하지않는 음극 펄스만 검출
F3 : 양극 펄스의 바이폴라 바이올레이션만 검출
F4 : 음극 펄스의 바이폴라 바이올레이션만 검출
F5 : 양극 펄스의 바이폴라 바이올레이션중 정상의 바이폴라 바이올레이션만 검출
F6 : 음극 펄스의 바이폴라 바이올레이션중 정상의 바이폴라 바이올레이션만 검출
F7 : 에러에 의한 음극 펄스의 바이폴라 바이올레이션만 검출
F8 : 에러에 의한 양극 펄스의 바이폴라 바이올레이션만 검출.
본 발명은 HDB3 코드를 사용하는 CEPT전송 방식을 사용하는 국간 전송로에서 발생할 수 있는 전송 에러를 검출하는 회로에 관한 것이다.
교환기 국간에 디지탈 신호를 전송하는데 있어 전송고자하는 정보의 2진 신호 "0"는 0(스페이스)로, 2진신호"1"은 B+(양극펄스) 또는 B-(음극펄스)로 변환되어 전송로로 보내진다 여기서 진 신호 "1"들은 B+(양극펄스)와 B-(음극펄스)를 교대로하여 전송하므로서 어느 한쪽으로 극성이 치우치지 않도록 한다. 만일B+(양극펄스)와 B-(음극펄스)가 교대로 반복 되지 않고 바로 앞의 펄스와 동일한 극성을 갖는 일을 바이올라 바이올레이션이라 한다
한편 전송로에 연속적인 0(스페이스)가 계속되면 수신측에서는 수신데이타를 추출하기 위한 클럭을 재생할 수 없으므로 송신시 연속적인 2진 신호 "0"를 그대로 0(스페이스)로 하여 전송로에 보낼 수 없고 수신측에서 클럭 추출이 용이하도록 일정기간 동안에 반드시 펄스 신호가 존재해야 한다.
CEPT전숭 방식에서 HDB3(High Density Bipolar 3 Zero Maximum)코드라함은 전송로상으로 연속적인 0(스페이스)를 보내지 않기 위하여 펄스 신호를 포함한 특정형태의 신호로 대치하여 전송하고 수신단에서는 이를 감지하여 원래의 2진 신호 "0"으로 재생하는 방법이다. 즉 "0"가 연속적인 것은 3개까지만 허용하고 그 이상으로 연속될 경우 4개의 2진 신호 "0"는 "B00V" 또는 "000V"로 대치된다.
여기서 B는 B+(양극펄스) 또는 B-(음극펄스)신호,0는 스페이스신호이고 V는 바로 앞의 펄스와 같은극성을 갖는 바이폴라 바이올레이션 신호이다.
이 바이폴라 바이올레이션 신호 역시 전송로상의 어느 한쏙으로 극성이 치우치지 않도록 양극 펄스의 바이폴라 바이올레이션과 음극 펄스의 바이폴라 바이올레이션이 교대로 반복되는 특징을 갖고 있다. 수신단에서는 이 바이폴라 바이올레이션을 감지하여 원래의 신호로 재생하게 되는 것이다. 만일 바이폴라 바이올레이션의 극성이 교대로 반복되지 않으면 전송로상에서 발생한 에러에 의한 바이폴라 바이올레이션이 일어난것으로 판단하게 된다.
따라서 이와같은 에러에 의한 바이폴라 바이올레이션을 검출하므로써 전송로상에서의 전송물질을 측정할 수 있다. 이에 본 발명의 주된 목적은 CEPT전송 장치의 수신부에서 수신한 HDB3 코드의 신호로부터 변환된 2개의 입력 신호에 대하여 전송 도중에 에러에 의해 발생원 바이폴라 바이올레이션을 검출하는 회로를제공하는 것이다.
본 발명을 첨부된 도면에 의거보다 상세히 설명하면 다음과 같다. 먼저 제2도에서 보면 2진 신호가HDB3 코드로 변환할때 "0"는 HDB3에서도 "0"로 표시되며 "1"은 B+와 B-로 번갈아가며 표시된다.
따라서 제3도와 같이 2진 신호의 "1"이 B+와 B-로 교번되면서 표시되지 않았을때 바이폴라 바이올레이션이 발생되었다고 정의할 수 있으며 이는 V+(양극펄스의 바이폴라 바이올레이션)과 V-(음극펄스의 바이폴라 바이올레이션)로 구분되어 표시되어지며 "0"가 연속해서 4개 이상 발생될 경우에는 제4도에서와 같이"000V"또는 "B00V"로 대치한다.
또한, 최근에 발생시킨 바이폴라 바이올레이션의 극성과 바로 앞의 B의 극성이 같을 경우에는 "B00V"로 대치하고 다를 경우에는 "000V"로 대치한다.
따라서 HDB3 코드를 사용하여 데이타 전송을 할때 다음과 같은 두 종류의 바이올레이션이 발생할 수 있다.
즉 연속적인 4개의 "0"를 대치하기 위하여 발생시킨 바이폴라 바이올레이션과 전송도중 에러에 의하여 발생된 바이폴라 바이올레이션이 그것이다.
한편 전자에 의한 바이폴라 바이올레이션은 HDB3 코드의 특성상 양극 펄스의 바이폴라 바이올레이션과 음극 펄스의 바이폴라 바이올레이션이 교대로 반복된다.
그러나 전송도중 에러에 의한 바이폴라 바이올레이션이 발생되면 바이폴라 바이올레이션의 극성이 교대로 반복되지 못하고 같은 극성의 바이폴라 바이올레이션이 연속해서 발생하게 된다.
따라서 본 발명은 바이폴라 바이올레이션이 발생할때 마다 그 극성을 계속 감시하여 같은 극성의 바이폴라 바이올레이션이 연속해서 발생할 경우 에러가 발생한 것으로 판단하고 이를 검출한다.
이의 검출회로 제6도에서와 같이 2개의 외부 입력신호 단자(X3,X4)를 가지며 이 신호(입력1, 입력2)에대하여 바이폴라 바이올레이션을 검출한다.
즉 제5도에서 보는 바와같이 2개의 외부입력1, 입력2 신호는 타국(다른 전화국 교환기)에서 수신한 HDB3신호에서 양극 펄스와 음극 펄스를 분리하여 평상시는 "1"이고 양극펄스 동안만 "0"을 갖는 신호와 평사시는 "1"이고 음극펄스 동안만 "0"을 갖는 신호로 된다.
본 발명은 하나의 외부 출력신호를 제공하여 이 신호에 의해 바이폴라 바이올레이션의 검출 여부를 외부에 통보하게 되며 이 신호는 평상시에 "1"이고 전송에러에 의한 바이폴라 바이올레이션이 발생할때에는 "0"로 된다.
따라서 제7도와 같이 구성된 프로그래머블 에러에 로직회로(PAL)와 통상의 디플립플롭으로 구성된 로직 제어회로(D-F/F)로서 구성되어지는 바이폴라 바이올레이션 검출회로 제6도는 수신 HDB3 코드로 부터 2레일 반환회로를 거쳐 추출한 입력1과 입력2가 각각 프로그래머블 어레이 로직(PAL)의 입력단자(X3,X4)에 전달된다.
통상의 디플립플롭(D-F/F)으로 구성된 로직 제어회로부(D-F/F)의 출력단자(Ql)(Ql)는 각각 프로그레머블 어레이 로직(PAL)의 단자(X6,X5)에 접속되어지고, 그 단자(X6)와 단자(X5)는 서로 역관계를 이룬다. 단자(X5)는 입력 l의 상승지점에서 "0"로 되며 그 이후의 입력 2의 상승지점에서 다시 "1"로 된다.
즉 단자(X5)는 입력 1의 상승지점에서 "0"로 되고 일단 "0"가 되면 입력 1에 어떠한 신호가 입력되어도 계속 "0"을 유지한다.
제7도의 접속점(F3)에서는 입력 1을 인버트시킨 신호와 단자(X6)에 입력되는 신호를 앤드 변환시키면 입력 1에서 바이폴라 바이올레이션이 발생한 시점에서만 "1"이 되는 신호를 얻을 수 있는 것이다.(양극펄스의 바이폴라 바이올레이션 검출)
이러한 관계는 제7도와 제8도에 의하여 비교 설명하면 접속점(F4)에서는 입력 2를 인버트 시킨 신호와단자(X5)의 신호가 앤드게이트를 거치게 될때 입력 2에서 바이폴라 바이올레이션이 발생한 시점에서만 "1"이 되는 신호를 얻을 수 있게된다.(음극펄스의 바이폴라 바이올레이션검출)
따라서 접속점(F7)와 (F8)에서의 신호에 대해서도 입력1, 입력 2에 적용되었던 것과 같은 원리가 적용된다.
즉, 통상의 디플립플롭인 로직 제어회로부(D-FF)의 출력단자(Q2,Q2)가 각각 프로그래머블 어레이 로직의 단자(X8)와 단자(X7)에 연결되어져 서로 역관계를 이루게 한다.
이에 단자(X7)는 접속점(F3)의 하강 지점에서 "0"가 되면 그 이후에 접속점(F4)의 하감지점에서 다시 "1"로 되어지며 단자(X7)는 접속점(F3)의 하강 지점에서 "0"로 되고 일단 "0"가 되면 접속점(F3)에 어떠한 신호의 변화가 발생하여도 접속짐(F4)의 하강 지점까지는 계속 "0"를 유지하는 것이다.
따라서 접속점(F8)에서는 접속점(F3)의 신호와 단자(X8)의 입력신호가 앤드게이트를 거치게 되면 제8도에서와 같이 접속점(F3)에서 전송에러에 의한 바이폴라 바이올레이션이 발생한 시점에서만 "1"이 되는 신호를 얻을 수 있는 것이다.
또한 마찬가지로 접속짐(F7)에서는 접속점(F4)의 신호와 단자(X7)의 입력신호가 앤드게이트를 거치게되면 접속점 (F4)에서 바이폴라 바이올레이션이 발생한 시점에서만 "1"이 되는 신호를 얻을 수 있는 것이다.
이를 간략히 종합하여 보면 입력 1에 바이폴라 바이올레이션이 발생하면 접속점(F3)에 "1"이 발생되어지고 입력 2에 바이폴라 바이올레이션이 발생하면 접속점(F4)에 "1"이 발생되어진다.
이 접속점(F3,F4)에 발생된 바이폴라 바이올레이션은 접속점(F8,F9)에 "1"올 나타내게 되는 것이다
따라서 입력 1에서 연속적인 바이폴라 바이올레이션이 발생하면 접속점(F8)에 "1"이 발생하고 (에러에의한 양극펄스의 바이폴라 바이올레이션) 또한 입력 2에서 연속적인 바이폴라 바이올레이션이 발생하면 접속점(F7)에 "1"이 발생(에러에 의한 음극 펄스의 바이폴라 바이올레이션)한다.
이의 발생된 접속점(F7,F8)의 바이폴라 바이올레이션은 출력단자(Y5)를 통하여 외부로 통보되는 것이다.
이와 같이하여 본 발명은 교환 국간의 전송방식에서 HDB3 코드를 사용할때 전송시에 발생하는 바이폴라 바이올레이션을 검출하여 전송상태의 양부를 판단할 수 있도록 하는 장치이다.
Claims (2)
- HDB3 코드에 의한 바이폴라 바이올레이션 검출회로에 있어서, 인버터(invetor)와 앤드게이트(AND) 및 낸드게이트(NAND) 그리고 오아게이트(OR)로 구성된 프로그래머블 어레이 로직(PAL)회로의 입력단(X3,X4)에 수신외는 HDB3신호가 2진레인 변환회로를 거친 출력신호 입력(1,2)단과 연결하고, 상기 프로그래머블 어레이 로직(PAL)회로의 입력단자(X5,X6,X8,X7)와 통상의 플립플롭IC로 구성된 로직제어회로(D-F/F)의 출력단(Ql,Dl),(Ql),(Q2),(Q2,D2)을 접속하며, 또한 프로그래머블 어레이 로직(PAL)회로의 출력단(Y3)(Y4)과 로직제어회로(D-F/F)의 입력단(CP1),(CP2)를 접속한 다음, 바이폴라 바이올레이션 검출 출력단을 외부에 연결시켜 구성함을 특징으로 하는 HDB3 코드에서의 바이폴라 바이올레이션 검출회로.
- 제1항에 있어서, HDB3 코드의 신호를 2진레일변환회로에서 추출한 입력1,입력 2의 신호에 대해 바이폴라 바이올레이션을 검출하되 입력1의 바이폴라 바이올레이션 검출결과는 입력1의 바이폴라 접속점(F3)에 나타나고, 입력2의 바이폴라 바이올레이션의 검출결과는 입력2의 접속점(F4)에 나타나게 되어 그입력 1과 입력 2에 대한 바이폴라 바이올레이션의 검출신호의 결과를 입력 1은 접속점(F8)에 입력 2는 접속점(F7)에 나타내게 함으로서 입력 1과 입력 2에서 연속적인 바이폴라 바이올레이션이 발생하였음을 검출하는 HDB3 코드에서의 바이폴라 바이올레이션 검출회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870011452A KR900006965B1 (ko) | 1987-10-15 | 1987-10-15 | Hdb3 코드에서의 바이폴라 바이올레이션 검출회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870011452A KR900006965B1 (ko) | 1987-10-15 | 1987-10-15 | Hdb3 코드에서의 바이폴라 바이올레이션 검출회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890007524A KR890007524A (ko) | 1989-06-20 |
| KR900006965B1 true KR900006965B1 (ko) | 1990-09-25 |
Family
ID=19265199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870011452A KR900006965B1 (ko) | 1987-10-15 | 1987-10-15 | Hdb3 코드에서의 바이폴라 바이올레이션 검출회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900006965B1 (ko) |
-
1987
- 1987-10-15 KR KR1019870011452A patent/KR900006965B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890007524A (ko) | 1989-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0090019A1 (en) | CIRCUIT FOR DETECTING ERRORS IN MULTIPLE SOURCE CLOCK SIGNAL COMMUNICATIONS. | |
| EP0005943A1 (en) | Improvements in or relating to digital data transmission | |
| JPH05276171A (ja) | 通信制御装置 | |
| US4365164A (en) | Vital contact isolation circuit | |
| KR900006965B1 (ko) | Hdb3 코드에서의 바이폴라 바이올레이션 검출회로 | |
| KR910001710B1 (ko) | 프로그래머블 콘트롤러용 입출력관리회로 | |
| US5285459A (en) | HDB3 code violation detector | |
| KR860002196A (ko) | 버스트 게이트 발생장치 | |
| EP0344751A2 (en) | Code violation detection circuit for use in AMI signal transmission | |
| US4811015A (en) | Abnormal data transmission detection circuit for time-division multiplex transmission network system | |
| EP0282924B1 (en) | Bipolar with eight-zeros substitution and bipolar with six-zeros substitution coding circuit | |
| JPH0715219Y2 (ja) | 差動ディジタル伝送路の断線検出回路 | |
| RU1805470C (ru) | Выходной блок тестера дл контрол цифровых блоков | |
| SU1389007A2 (ru) | Приемное стартстопное устройство | |
| EP0408754A1 (en) | Interframe deinterlave switching circuit | |
| JPS5942323B2 (ja) | 制御装置 | |
| JPS6339254A (ja) | デイジタル交換機の障害検出装置 | |
| JP2538889B2 (ja) | デイジタル多重通信路における保守情報伝達方式 | |
| JPH07114401B2 (ja) | クロツク信号の異常検出回路 | |
| KR100208262B1 (ko) | 루프 백 테스트를 위한 전전자 교환기의 디바이스내 입력 제어 장치 | |
| KR900001028Y1 (ko) | 펄스부호 변조 다중장치의 동기패턴 삽입회로 | |
| SU1555877A1 (ru) | Устройство дл контрол исправности регенераторов | |
| SU1200400A1 (ru) | Формирователь импульсов | |
| JP2712266B2 (ja) | 伝送路の障害探査における無入局のループバック方法 | |
| KR100212051B1 (ko) | 데이타 수신 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19970122 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |