SU974375A1 - Устройство дл контрол логических блоков - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ

1 ,

Изобретение относитс  к вычислительной технике к дискретной автоматике и может быть использовано дл  контрол  логических блоков дискретных устройств автоматики и электронных вычислительных машин.

Известно многоканальное устройство тестового контрол  цифровых узлов электронных вычислительных машин, построенное на принципе сравнени  С1 .

J|Днaкo в известном устройстве используетс  запоминающее устройство дл  хранени  контрольных тестов, поэтому длительность и сложность рееишауемых тестов в известном устройстве ограничена емкостью запоминающего устройства, а следовательно ограничена сложность логических блоков, контролируемых этим устройством. Кроме того, временной интервал между вьщачей двух последовательных тестовых наборов определ етс  временем, необходимым дл  считывани  информации из запоминающего устройства

большой емкости и ее интерпретации, и в общем случае велик и непосто$шен.

Известно также устройство дл  контрол  логических блоков и автоматов, содержащее блок управлени  и индикации, генератор , формирователь контрольных тестов , формирователь временных диаграмм, формирователь сигналов неисправности, коммутаторы входов и выходов, причем первый выход блока управлени  и индикаto ции соединен с первым входом коммута (гора входов, первьй комбинационный выход коммутатора входов соединен с первыми входами эталонного и контролируемого блоков, второй выход блока управ15 лени  и индикации соединен со вторым входом формировател  контрольных тестов , второй выход которого подключен к жрвому входу формировател  временных диаграмм, второй вход которого соединен

Claims (2)

1. 2( со вторым выходом коммутатора входов, а выход - со вторым входом коммутатора входов, третий выход которого соединен со вторыми входами этало1гаого и контролируемого блоков, выходы которых через коммутатор выходов подключены ко входу формировател  неисправности, выход которогч подключен ко входу блока управлени  и индикации С2 . Недостатками устройства  вл ютс  ограниченные функциональные возможности , обусловленные тем, что формирователь контрольных тестов имеет столько каналов по выходу, сколько входов у контролируемого блока, и в каждом из этих каналов одновременно должна быть сформирована определенна  дл  этого канала тестова  последовательность логических сигналов. Это приводит к не- приемлемо бьютрому возрастанию объема аппаратуры устройстзва и сложности перенастройки на новый тип объекта контрол  при увеличении количества входов его и сложности тестовых сигналов, что в свою очередь ограничивает сложность контролируемых этим устройством логических блоков. Целью изобретени   вл етс  расширение номенклатуры контролируемых блоков Поставленна  цель достигаетс  тем, что в устройство дл  контрол  логическшс блоков, содержащее синхронизатор, генератор импульсов, формирователь тестовых сигналов, коммутатор каналов, коммутатор выходов, формирователь импульсов , тактовьй генератор, счетчик ад ресов, элемент ИЛИ, эталонный блок, причем первый, второй, третий выходы синхронизатора подключены соответственно к входу генератора импушзсов, к управл ющему входу формировател  тестоБЬК сигналов и к первому входу коммутатора каналов, выход генератора импульсов подключен к первому входу элемента ИЛИ, и к информациошгрму входу формировател  тестовых сигна/юв, выход которого подключен к второму входу ком мутатора каналов, четвертый выход синхронизатора подключен к входу тактового генератора, выход которотю подключен к второму входу элемента ИЛИ, выход кот рбго подключен к счетному входу счетчи ка адресов, управл ющий вход которого подключен к п тому выходу синхронизато ра, вход которого подключен к выходу формировател  импульсов, вход KOTOjporo подключен к выходу коммутатора выходо входы которого подключены к выходам контролируемого и эталонного блоков, в него введены канальнью эапоминакицие элементы, информационные вхогды которы подключены к. выходам коммутатора каналов , адресные входы - к выходу счетчика адресов, выходы канальных запоминающих элементов подключены к входам контролируемого и эталонного блоков, На фиг, 1 приведена структурна  схема предлагаемого устройства; на фиг, 2 структурна  схема формировател  тестовых сигналов. Устройство содержит синхронизатор 1, генератор 2 импульсов, формирователь тестовьк сигналов, коммутатор 4 канала канальные запоминающие элементы 5, коммутатор 6 выходов, формировате/ть 7 импульсов, тактовый генератор 8, счетчик 9 адресов, элемент 1О ИЛИ, контролируемый логический блок 11, эталонный логический блок 12, i Устройство работает следующим образом . По команде синхронизатора 1 на формирователь 3 тестовых сигналов начинают поступать сигналы с генератора 2 импульсов. Формирователь 3 тестовых сигналов формирует на своем единственном выходе последовательность логических сигналов, котора  должна быть воспроизведена , на очередном выходе устройства , С выхода формировател  3 тестовых сигналов последовательность логических сигналов через коммутатор 4 каналов подаетс  на вход соответствующего очередного канального запоминающего элемента 5, В то же врем  сигналы ген атора 2 импульсов поступают на счетный вход счетчика 9 адреса, вызьша  синхронное с работой формировател  тестовых сигналов изменение его состо ни , а так выход счетчика 9 подключен к адресным входам всех канальных запоминающих элементов, то в том из них, который выбран коммутатором 4 канала, записываетс  последовательность тестовых сигналов, сформированна  формирователем , noche исчерпани  длины последовательности сигналов или емкости канального запоминающего элемента 5 синхронизатор 1 останавливает генератор 2 импульсов, выдает на формирователь 3 тестов сигнал дл  настройки на новую последовательностъ тестовых сигналов, сбрасывает счетчик 9 адреса, переключает выход коммутатора4 канала на следующий канальный запоминающий элемент. Затем по сигналу сшгхронизатора возобновл етс  работа генератора импулвсов и заполн етс  очередной канальный запоминающий элемент соответствующей последовательностью логических сигналов. После заполнени  всех канальных запоминающих элементов 5 генератор 2 импульсов выключаетс  и подключаетс  тактовый генератор 8. В то врем , как . частота генератора импульсов выбираетс  из услови  обеспечени  работы формировател  тестовых сигналов, частота тактового генератора выбираетс  из услови  обеспечени  контрол  и ограничиваетс  лишь временем, необходимым дл  считывани  информации из одноразр дного канального запоминающего элемента, и может регулироватьс  в щироких пределах. Информаци , содержаща с  в соответствующих  чейках всех канальных запоми нающих элементов, воспроизводитс  на выходах устройства синхронно. Коммутатор 6 выходов подключает попарно соответствующие выходы контролируемого 11 и эталонного 12 блоков к формирователю 7 импульсов. В случае несовпадени  сигналов на соответствующих входах ком мутатора 6 выходов формирователь 7 импульсов сигнализирует синхронизатору 1Г В зависимости от заданного предварительного режима работы синхронизатор 1 может или остановить работу тактового генератора. 8, после чего диагностика неисправности производитс  с использова нием индицируемой информации о выходе контролируемого блока, на котором обнаружено несовпадение, и номере такта одним из известных способов, или индицировать наличие неисправности, но работу тактового генератора не останавливать. Дл  диагностики неисправностей может быть предусмотрен потактовый режим работы, при котором состо ние счетчика адреса измен етс  по сигналам синхронизатора по команде оператора. При использовании эталоннохх логического блока все имеющиес  в устрюй- стве канальные запоминающие элементы могут бьпъ использованы дл  накоплени  и вьздачи входных тестовых сигналов дл  контролируемого логического блока. Если устройство используетс  дл  програм- но го контрол , то часть канальных запоминающих элементов обслуживает входы контролируемого блока, а остальные (их количество должно быть равно количеству выходов контролируемого блока служат дл  накоплени  и вьздачи ожщ|аемых сигналов ,на выходах контролируемог логического блока, и выводы этих канальных запоминающих элементов подключаютс  пр мо на входы ком утатора выходов вместо вьтхоаов эталонного блока Если в канальном запоминающем элементе помещаетс  полна  последовательность тестовых сигналов или ее фрагмент, включающий сигналы, устанавливающие контролируемый блок в исходное состо ние , то содержимое канальных запоминающих элементов может воспроизводитьс  на выходе устройства мно1х кратно, например дл  осциллографического исследовани  работы контролируемого блока. Если полна  последовательность тестовых сигналов не помещаетс  в канальном запоминающем элементе, то в канальных запоминающих элементах размещают фрагмент полной последовательности и после его воспроизведени  канальнью запоминающие элементы перезагружают уже описанным образом. При этом перезагружают лшиь те из канальных запоминающих элементов, информаци  в которых на следующем фрагменте должна отличатьс  от той, что была на предыдущем. Формирователь тестовых сигналов может быть выполнен, например, по принципу , соответствующему фиг. 2, где 1, 2, 3, 4 - входы формировател , подклю ченные , соответственно к щине устройства с уровнем напр жени  логического нул , к шине устройства с уровнем напр жени  логической единицы, к выходу генератора импульсов, к выходу блока управлени , 5 - триггер со счетным входом и пр мьш и инверсным выходами, 6 мультиплексор , 7 - выход формировател . Тестовый сигнал формируетс  из сигналов на входах 1-3 формировател  путем подачи от блока управлени  двухразр дных комбинаций логических сипшлов на вход 4 форкпфовател , причем каждой комбинации соответствует подклк чение к выходу формировател  на врюм  ее существовани  на входах лс1Г 1ческого нул  или логической единицы, или периодической последовательности из чередующихс  логических нулей и единиц с двум  фазировками по отношению к сигналам на выходе генератора импульсов. Такой формирователь может быть реализован на двуХ микросхемах среднего уровн  интеграции, В качестве запоминающего элемента может бьпь использована микросхема одноразр дное 1024 - битовое полупроводниковое запоминающее устройство в одном корпусе {например, типа К134РУ9). Количество таких элементов в устройстве равно числу входов (а при программном контроле сул марному числу входов и выходов) контролируемого логи- ческого блока. Таким образом, предлагаемое устрой- ство позвол ет за счет замены многока-  ального формировател  тестовых сигналов одноканальным и набором простых однораз Р5ШНЫХ канальных запоминающих элементов (как правило, каждый в виде одной микросхемы широкого применени ) сн ть ограничени  на количество входов KOHTV ролируемого логического блока и сложность тестовых сигналов, в то же spesun обеспечив гибкое управление, так как реализова1ъ перестройку однокавального формировател  тестовых сигналов на раз личные последовательности сигналов значительно проше, чем перестраивать много канальный формирователь. Формулаизобретени  Устройство дл  контрол  логических блоков, содержащее синхронизатор, гене ратор шушульсов, фо(ирователь тестовых сигналов, коммутатор каналов, ком-, мутатор выходов, формирователь импуль-сов , тактовый генератор, счетчик адресов , элемент ИЛИ, эталонный блок, причем первый, второй, третий выходы синхронизатора подключены соЛветственно к входу генератора импульсов, к управл ющему входу формировател  тестовых си1%налов и к первому входу коммутатора ка58 налов, выход 1 енератора импульсов подключей к первому входу элемента ИЛИ и к информационному входу формировател  тестовых сигналрв, выход которого под- ключей к второму входу коммутатора каналов , четвертьй выход синхронизатора подключен к входу тактового генератора, выход которого подключен к второму входу элемента ИЛИ, ВЁКОД которого Подключен к счетному входу счетчика ащюсов , управл ющий вход которого подключен к п тому выходу синхронизатора, вход которого подключен к выходу формировател  импульсов, вход которого подключен к вьЕсоду коммутатора выходов, входы которого подключен к выходам контьг ролируемого и эталонного блоков, отличающеес  тем, что, с целью расширени  номенклатуры контролируемых блоков, в него введены канальные запоминающие элементы, информационные входы которых подключены к выходам коммутатора каналов, адресные входы к выходу счетчика адресов, выходы канальных запоминающих элементов подключены к входам контролируемого и эталонного блоков. . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 413442, кл. Д Об F 11/ОО, 1972.
2. 2.Авторское свидетельство СССР № 607229, кл. G Об F 15/46, 1976.

   -Оf

   «e