SU1024922A1 - Устройство дл контрол неисправностей - Google Patents

Устройство дл контрол неисправностей Download PDF

Info

Publication number
SU1024922A1
SU1024922A1 SU823393249A SU3393249A SU1024922A1 SU 1024922 A1 SU1024922 A1 SU 1024922A1 SU 823393249 A SU823393249 A SU 823393249A SU 3393249 A SU3393249 A SU 3393249A SU 1024922 A1 SU1024922 A1 SU 1024922A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
counter
trigger
control
Prior art date
Application number
SU823393249A
Other languages
English (en)
Inventor
Владимир Лазаревич Минустин
Нина Павловна Парусимова
Original Assignee
Предприятие П/Я М-5164
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5164 filed Critical Предприятие П/Я М-5164
Priority to SU823393249A priority Critical patent/SU1024922A1/ru
Application granted granted Critical
Publication of SU1024922A1 publication Critical patent/SU1024922A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

Изобретение относитс  к вычислительной технике и может быть использовано , в частности, в автоматизированных системах контрол  радиоэлектронной аппаратуры, а также в устройствах автоматики. Известно устройство дл  контрол  дискретных логических схем, содержащее двоичный счетчик, генератор импульсов, триггер запуска, триггер неисправности, блок индикации и элементы И, ИЛИ l. Недостаток известного устройства в том, что оно не указывает местоНахождение отказа. , Наиболее близким по технической сущности и предлагаемому изобретени  вл етс  устройство дл  контрол  ло гических блоков, содержащее генератор импульсовj счетчик, триггер неисправности , блок индикации, элемен И, элементы ИЛИ, п блоков анализа, каждый из которых содержит элемент ИЛИ и два элемента И, причем выход генератора импульсов соединен с пер вым входом элемента И, выход которого соединен со счетным входом счет чика и управл ющими входами дешифра тора, (п+1) выходов счетчика соедине ны соответственно с (п+1) информаци онными входами дешифратора,п выходов которого соединены соответственно с первыми входами п блоков ана лиза , (п+1)-и выход дешифратора соединен с первым входом первого элемента ИЛИ, выход которого соединен с управл ющим входом счетчика и с пер выми входами триггера запуска и триг гера неисправности, первые выходы п блоков анализа соединены через второй элемент ИЛИ с вторым входом триг гера неисправности, выход которого соединен с вторым входом элемента И., вторые выходы п блоков анализа соединены через третий элемент ИЛИ с входом блока индикации, первый управл ющий вход устройства соединен с вторым входом триггера запуска, выход которого соединен с третьим входом элемента И, второй управл ющий вход устройства соединен с вторы входом первого элемента ИЛИ, п инфор мационных входов устройства соедийены с вторыми входами п блоков анализа- z. Недостаток устройства заключаетс  в низкой достоверности контрол , так как устройство фиксирует сигналы неисправности контролируемых объектов лишь в случае, когда длительност 2 сигнала неисправности больше длительности цикла их опроса. Кроме того, с ростом числа контролируемых объектов устройство усложн етс  из-, за увеличени  числа блоков анализа. Целью изобретени   вл етс  повышение достоверности контрол . Поставленна  цель достигаетс  тем, что в устройство дл  контрол  неисправностей лсхгических блоков, содержащее генератор тактовых импульсов элементы И, триггер неисправности, первый счетчик и первый блок индикации , причем выход генератора такTOBbfx импульсов соединен с первым входом первого элемента И, выход которого соединен со счетным входом первого счетчика, введены регистр сдвига, второй счетчик, второй блок индикации .элемент НЕ и элемент И-НЕ, причем первый управл ющий вход устройства .соединен с первым управл ющим входом регистра сдвига,с первь1м вхрдом элемента И-НЕ ,с управл ющим вхоД|Ом первого счетчика и с управл ющим входом второго счетчика, выходы первого и второго счетчиков соединены с первыми входами первого и второго блоков индикации соответственно, второй управл ющий вход устройства соединен с входом установки в ноль триггера неисправности , с вторым входом элемента И-НЕ и с первым входом второго элемента И, выход которого соединен с вторыми входами первого и второго фпоков индикации, группа информационных входов устройства соединена с информационными входами регистра сдвига, выход которого соединен с вторым входом первого элемента И, выход первого элемента И соединен с входом элемента НЕ, выход которого соединен с входом Синхронизации триггера неисправности , выход генератора тактовых импульсов соединен с вторым управл ющим входом регистра сдвига и с первым входом третьего элемента И, выход которого соединен со счетным входом второго счетчика, выход элемента И-НЕ соединен с входом генератора тактовых импульсов и с входом установки в единицу триггера неисправности , пр мой выход которого соединен с вторым входом третьего элемента И, инверсный выход триггера неисправности соединен с вторым входом второго элемента И, информационный вход триггера соединен с шиной нулевого потенциала.
На фиг.1 представлена блок-схема устройства; на фиг.2 - временна  диаграмма его работы.
Устройство содержит регистр 1 сдвига, генератор 2 тактовых импульсов , элементы И 3-5, двоично-дес тичные счетчики б и 7, блоки 8 и 9 индикации , элемент НЕ 10, элемент И-НЕ 11 и триггер 12.
Устройство работает следующим образом .
При отсутствии команды Контроль напр жение логического нол  подаетс  На вход элемента И-НЕ 11, на вход элемента И 5 и на вход триггера 12 неисправности. На вход S-триггера при этом подаетс  логическа  единица с выхода элемента И-НЕ 11. Триггер 12 неисправности выполнен по схе ме D-триггера, на информационный вход которого подан логический ноль.
Напр жение логического нол  с выхода триггера 12 неисправности (фиг.2д) поступает на вход элемента И 4, запреща  прохождение импульсов с выхода генератора 2 тактовых импульсов на вход логично-дес тичного счетчика 7.
На выходе элемента И 5 (фиг.2ж) при отсутствии команды Контроль также устанавливаетс  логический ноль, который подаетс  на вход ГаШ0ние блоков 8 и 9 индикации, в результате чего блоки индикации не высвечивают информацию.
При подаче команды Контроль в виде лсигической единицы первый поступивший положительный импульс запуска обнул ет двоично-дес тичные счетчики 6 и 7, поступает на вход записи параллельного кода информации регистра 1 сдвига, через элемент И-НЕ 11 (фиг.2г) синхронизирует генератор 2 тактовых импульсов (фиг. 2а) и подаетс  на вход 5-триггера 12 неисправности. Напр жение логической единицы 1, установившеес  на пр мом выходе триггера 12 неисправности (фиг.2д), открывает элемент И А /фиг.2е) дл  прохождени  импульсов генератора 2 тактовых импульсов на вход счетчика 7. Счетчик начинает считать импульсы . На выходе элемента И 5 (фиг.2ж) удерживаетс  логический ноль за счет логического нол , поступающего на его вход с инверсного выхода триггера 12 неисправности. В св зи с тем, что импульсы запуска
обнул ют счетчики 6 и 7, их период должен быть больше п. , где п - количество контролируемых блоков , - период такTOBbix импульсов; tqj- врем  фиксации результатов контрол .
Тти определ етс  максимальной рабочей частотой пpи eнeннoй элементной базы, tm выбираетс , исход 
из времени, необходимого оператору дл  наблюдени  результатов контрол . Импульс запуска переписывает в соответствующие разр ды регистра 1 сдвига информацию с выходов контролируемых блоков, сдвигаемую тактовыми импульсами генератора 2. Уровень логической единицы при этом соот- ветствует неисправности, логическогонол  т норме. Например, при неисправности 3 И 5-го контролируемых блоков на выходе регистра 1 сдвига по вл ютс  два импульса (фиг.26), которые поступают на второй вход элемента ИЗ. На егр первый вход поступают импульсы генератора 2 тактовых импульсов (фиг.2а). Элемент И 3 при этом выделит два импульса (фиг.2з), соответствующие третьему и п тому тактовым импульсам, которые поступают на вход двоично-дес тичного счетчика 6 и через, элемент НЕ 10 (фиг.2в) на управл ющий вход триггера 12 неисправности . Счетчик 6 записывает код числа два, который поступает на вход блока 8 индикации количества отказов. Триггер 12 неисправности, срабатывает по заднему фронту первого входного импульса, при этом на его пр мом выходе по вл етс  хгогический ноль переписанный с информационного входа . В данном с,лучае первый импульс на выходе элемента НЕ 10 (фиг.2в)соответствует третьему тактовому импуль .су. Поскольку на первый вход элемента И поступают импульсы с выхода генератора 2 тактовых импульсов, то к моменту срабатывани  триггера 12 неисправности через элемент И Л пройдет три тактовых импульса (фиг.2е). Импульсы с выхода элемента И поступают на вход двоично-дес тичного
счетчика 7, который записывает код числа три. Информаци  с выхода счетчика 7 подаетс  на вход блока 9 индикации номера отказа. Так как после срабатывани  триггера 12 неисправности уровень логической единицы с его инверсного выхода подаетс  на вход элемента И 5, на второй вход
которого тоже подана логическа  единица , то на выходе элемента И 5 ус тан-авливаетс  логическак  единица, котора  снимает Гашение с блоков 8 и 9 индикации. На блоке 8 индикации количества отказов высветитс  цифра 2, UTO означает наличие двух неисправных контролируемых блоков, а на блоке 9 индикации номера отказа высветитс  цифра три, что указывает на номер первого отказавшего блока.
Списывание информации с двоичнодес тичных счетчиков, и запись новой информации в регистр 1 сдвига осуществл етс  импульсом запуска. Врем  списывани  информации определ етс  длительностью импульса запуска, которое может быть очень малым и определ етс  быстродействием счетчиков
Врем  индикации информации определ етс  периодом следовани  импульсов запуска который в
i I %
З гуел
СВОЮ очередь определ етс  количеством (п) контролируемых каналов, периодом тактовых импульсов () и временем фиксации результатов контрол  (t,):
Т
ап ти
МИД
Период тактовых импульсов опредет л етс  быстродействием регистра 1 сдвига, счетчиков и триггера неисправности .
Таким образом, устройство дл  контрол  неисправностей логических блоков сигнализирует о состо нии системы в целом с указанием количества неисправных блоков и номера первого неисправного блока.
Введение в схему регистра 1 сдвга позволило значительно упростить устройство, отказатьс  ot блоков ализа . Все это-существенно повышает дбстоверность контрол , облегчает поиск неисправностей.
0uf,f
: t/Г
п
П
- fetftfytaa
. Фм.Х

Claims (1)

  1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ НЕИСПРАВНОСТЕЙ ЛОГИЧЕСКИХ БЛОКОВ, содержащее генератор тактовых импульсов, элементы И, триггер неисправности, первый счетчик и первый блок индикации, причем выход генератора тактовых импульсов Соединен с первым входом*первого элемента И, вы- * ход которого соединен со счетным входом первого счетчика, отличающееся тем, что, с целью повышения достоверности контроля, в него введены регистр Сдвига, второй счетчик, второй блок индикации, Элемент НЕ и элемент И-НЕ, причём первый управляющий вход устройства соединен с первым управляющим входом регистра сдвига, с первым входом элемента И-НЕ,с управляющим входом ‘первого счетчика и с управляющим входом второго счетчика, выходы первого и второго счётчиков соединены с первыми входами первого и второго блоков индикации соответственно, второй управляющий вход устройства соединен с входом установки в ноль триггера неисправности, с вторым входом элемента И-НЕ и с первым входом второго элемента И, выход которого соединен с вторыми входами первого и, второго блоков индикации, группа информационных входов устройства соединена с информационными входами регистра сдвига, выход которого соединен с вторым входом первого элемента И, выход первого элемента И, соединен с входом элемента НЕ, выход которого соединен с входом синхронизации триггера неисправности, выход генератора тактовых импульсов соединен с вторым управляющим входом регистра сдвига и с первым входом третьего элемента И, выход которого соединен со счетным входом второго счетчика, выход элемента И-НЕ соединен с входом генератора тактовых импульсов и с входом установки в еди ницу триггера неисправности, прямой выход которого соединен с вторым входом третьего элемента И, инверсный выход триггера неисправности соединен с вторым входом второго элемента И, информационный вход триггера 'соединен с шиной нулевого потенциала .
    „1024922 i
SU823393249A 1982-02-10 1982-02-10 Устройство дл контрол неисправностей SU1024922A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823393249A SU1024922A1 (ru) 1982-02-10 1982-02-10 Устройство дл контрол неисправностей

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823393249A SU1024922A1 (ru) 1982-02-10 1982-02-10 Устройство дл контрол неисправностей

Publications (1)

Publication Number Publication Date
SU1024922A1 true SU1024922A1 (ru) 1983-06-23

Family

ID=20996313

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823393249A SU1024922A1 (ru) 1982-02-10 1982-02-10 Устройство дл контрол неисправностей

Country Status (1)

Country Link
SU (1) SU1024922A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 45199, кл. G Об F 11/00, 1973. 2. Авторское свидетельство СССР № 723578, кл.б Об F 11/00, 1978 (прототип) *

Similar Documents

Publication Publication Date Title
SU1024922A1 (ru) Устройство дл контрол неисправностей
US3046523A (en) Counter checking circuit
SU1132291A1 (ru) Устройство дл регистрации сигналов неисправности
SU1541763A1 (ru) Коммутатор дл переключени резервных генераторов
SU960826A1 (ru) Устройство дл контрол цифровых блоков
SU1134940A1 (ru) Устройство дл контрол блоков синхронизации
SU955072A1 (ru) Устройство дл проверки функционировани логических схем
SU1175022A1 (ru) Устройство дл контрол серий импульсов
SU957213A1 (ru) Устройство дл анализа неисправностей ЭВМ
SU1057926A1 (ru) Многоканальное программно-временное устройство
SU1348838A2 (ru) Система дл контрол электронных устройств
SU441532A1 (ru) Устройство дл обнаружени неисправностей в логических схемах
SU1381429A1 (ru) Многоканальное устройство дл программного управлени
SU921093A1 (ru) Пересчетное устройство
SU1499489A1 (ru) Счетное устройство с контролем
SU1297050A1 (ru) Устройство дл контрол срабатывани клавиш наборного пол
SU1084801A1 (ru) Устройство дл индикации отказов в резервированных системах
SU1104696A1 (ru) Трехканальна мажоритарно-резервированна система
SU1167727A1 (ru) Устройство дл контрол работы @ -разр дного счетчика
SU1130871A1 (ru) Устройство дл контрол цифровых систем
SU1111168A1 (ru) Устройство дл формировани и регистрации сигналов неисправности
SU1598164A1 (ru) Счетное устройство с исправлением сбоев
SU661809A1 (ru) Устройство дл контрол разр дного двоичного счетчика
SU1432463A1 (ru) Устройство дл контрол и диагностики радиоэлектронной аппаратуры
SU1020837A1 (ru) Устройство дл автоматического контрол генератора случайных чисел