SU1297050A1 - Устройство дл контрол срабатывани клавиш наборного пол - Google Patents
Устройство дл контрол срабатывани клавиш наборного пол Download PDFInfo
- Publication number
- SU1297050A1 SU1297050A1 SU853961828A SU3961828A SU1297050A1 SU 1297050 A1 SU1297050 A1 SU 1297050A1 SU 853961828 A SU853961828 A SU 853961828A SU 3961828 A SU3961828 A SU 3961828A SU 1297050 A1 SU1297050 A1 SU 1297050A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- counter
- inputs
- trigger
- Prior art date
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл контрол работы оператора в устройствах управлени . Цель расширение функциональных возможностей устройства. Устройство содержит генератор 2 импульсов,мультиплексор 3, два счетчика 5,6,два мажоритарных элемента 10, 11,регистр 8, блок 9 пам ти, формирователь 15 импульсов, элемент И 12, элемент ИЛИ 7, элемент НЕ 13, триггеры 4,16, 17. Устройство обеспечивает контроль любых последовательностей сигналов с разветвлени ми их поступлений,что повьшает достоверность контрол .1 ил. SsM I (Л ;о | СП
Description
Изобретение относитс к вычислиг- тельной технике и может быть использовано дл контрол работы оператора в устройствах управлени .
Целью изобретени / вл етс расширение функциональных возможностей за счет возможности контрол набора последовательностей с разветвленным алгоритмом.
На чертеже приведена функциональна схема устройства дл контрол срабатывани клавиш наборного пол
На схеме приведено контролируемое наборное поле 1„ которое не входит в состав устройства, и само устройство , содержащее генератор 2 так- ;товых импульсов, мультиплексор 3, первый триггер 4, счетчики 5 и б элемент ИЛИ 7 регистр 8, блок 9 пам тИц малсоритарные элементы lOj 11 j элемент И 12, элемент НЕ 13,блок 14 сравнени , формирователь 15 импульсов , второй и третий триггеры 16, 17, установочный вход 18 устройстваj выход 19 неисправности устройства,, выход 20 ошибки устройства.
Устройство работает следующим образом,
Каждой клавише контролируемого наборного пол 1 соответствует определенный двоичный код, который вл етс частью (дополнительной) адреса блока 9 пам ти (младшие разр ды)„ Вазова часть адреса (старшие разр ды ) образуетс кодом клавиши,котора в соответствии с заданным алгоритмом должна быть нажата предьзду- щей. Код предыдущей клавиши хранитс в регистре 8. Перед началом работы по установочному входу 1В устройства подаетс импульсный сигнал, который устанавливает в нулевое состо ние регистр 8 и через элемент 1ШИ 7 - счетчик 5 триггер 4,Триггер 4 сигналом со своего инверсного выхода удерживает в нулевом состо нии второй счетчик 6, а сигналом с пр мого выхода подготавливает к счету первый счетчик 5.При включении генератора 2-импульсы с его выхода поступают на тактовые входы счетчиков 5 и 6, при этом работает только первый счетчик 5. Коды с группы выходов счетчика 5 подаютс на младшие разр ды группы адресных входов блока 9 пам ти, информационный вход регистра 8- и управл ющий вход мультиплексора 3, Мультиплексор 3 последовательно опрашивает клавиши контролируемого наборного пол 1. При ненажатых клавишах на выходе мультиплексора сигнал отсутствует, триггер 4
остаетс в нулевом состо нии и счет- чик 5 через мультиплексор 3 последовательно циклически опрашивает клавиши контролируемого наборного пол t„ Регистр 8 также остаетс в нулевом
состо нии, так как отсутствует сигнал разрешени записи на вькоде элемента И 12, С выходов регистра 8 в начальном положении подаетс нулевой базовый адрес на старшие разр ды
группы адресных входов блока 9 пам ти . При нажатии оператором клавиши, первой по алгоритму нажати , на выходе мультиплексора 3 при соответствующем положении счетчика 5 формируетс сигнал, который устанавливает триггер 4 в единичное состо ние.Триггер 4 останавливает счетчик 5 и включает счетчик 6, Код счетчика 5, соответствующий нажатой клавише,вместе
с кодом регистра 8 образует действительный адрес блока 9 пам ти. В блоке 9 пам ти по заданным заранее адресам, которые соответствуют алгоритму нажати клавиш, в гпaдшиx разр дах записана единична информаци а в старших разр дах - нулева информаци . В случае правильного нажати клавиши из блока 9 пам ти указанные 1 и О считываютс по установленному адресу и подаютс на входы соответствующих м;зжоритарных элементов 11 и 10. При исправной работе блока 9 пам ти на в1)Кодах второго мажоритарного элемента 11 и элемента НЕ
13 присутствуют единичные сигналы, которые подаютс на входы блока 14 сравнени . Блок 14 сравнени выдает сигнал на информационный вход второго триггера 16, Кроме того,
единичный сигнал с выхода мажоритарного элемента 11 подаетс на первый вход элемента И 12 и информационный вход третьего триггера 17.Счетчик 6 выполн ет функцию таймера,сигнал с
выхода предпоследнего разр да которого разрешает запись в триггеры 16,17 и открывает элемент И 12.Счетчик 6 останавливаетс сигналом с выхода своего последнего разр да. При исправной работе блока 9 пам ти и правильной работе оператора триггеры 16, 17 остаютс в единичном состо нии , сигнал с выхода элемента И 12 разрешает запись в регистр 8 кода
10
f5
31297050
нажатой клавиши с выхода счетчика 5. После отпускани данной клавиши контролируемого наборного пол 1 снимаетс потенциальный сигнал с выхода мультиплексора 3, на выходе формировател 15 импульсов по заднему фронту сн того сигнала формируетс импульс, который через элемент ИЛИ 7 возвращает устройство в состо ние, исходное дл контрол нажати следующей клавиши. В регистре 8 устанавливаетс базовый адрес, соответствующий предыдущей нажатой клавише, а дополнительньй адрес формируетс счетчиком 5 при нажатии следующей клавиши. При этом в блоке 9 пам ти по данному адресу (базовому с дополнительным или с различными дополнительными адресами, соответствующими возможным ветвлени м алгоритма нажати клавиш) аналогично записываютс 1 и О указывающее на правильность действий оператора и исправную работу блока пам ти. В случае неправильных действий оператора и нарушении им алгоритма нажати клавиш на входах блока 9 пам ти устанавливаетс несуществующий адрес , т.е. адрес по которому в блоке 9 пам ти по всем разр дам записываетс нулева информаци . Поэтому на выходе мажоритарного элемента 11 единичный сигнал отсутствует и триггер 17 устанавливаетс в нулевое состо ние стробирующим сигналом с выхода предпоследнего разр да счетчика 6. С инверсного выхода триггера 17 выдаетс сигнал на выход 20 ошибки устройства. Так как на выходе мажоритарного элемента 11 единичный сигнал отсутствует, закрыт элемент И 12 и запись в регистр 8 не происходит.При этом оператор может повторить свои действи и исправить ошибку, нажав
20
25
30
40
торый в этих случа х устанавливает триггер 16 в. нулевое состо ние. С инверсного выхода триггера 16 вьща- етс сигнал на выход 19 неисправности устройства.
Таким образом, предлагаемое устройство обеспечивает контроль любых последовательностей сигналов с разветвлени ми их поступлений, что повышает достоверность контрол .
Claims (1)
- Формула изобретениУстройство дл контрол срабатывани клавиш наборного пол , содержащее генератор тактовых импульсов,пер- вьй счетчик, регистр, блок пам ти, блок сравнени , формирователь импульсов , элемент И, элемент ИЛИ, элемент НЕ и мультиплексор, причем выход генератора тактовых импульсов соединен с тактовым входом первого счетчика, информационные входы мультиплексора вл ютс информационными входами устройства дл подключени к контролируемым клавишам наборного пол , о т- личающеес тем, что, с целью расширени функциональных возможностей устройства за счет возможности контрол набора последовательностей с разветвленным алгоритмом , в него введены второй счетчик, два мажоритарных элемента, три триггера , причем выход мультиплексора соединен с входом формировател импульсов и единичным входом первого триггера , пр мой выход которого соединен с входом разрешени счета первого счетчика, группа выходов которого соединена с группой управл ющих входов мультиплексора, группой информационных входов регистра и группой младших разр дов адресных входов 6jtoка пам ти, первый вход элемента ИЛИнужную клавишу. При неправильных дей- и установочный вход регистра объедистви х оператора, т.е. при отсутствии единичного сигнала на выходе мажоритарного элемента 11 и наличии единичного сигнала на выходе элемента НЕ 13, блок 14 сравнени продолжает удерживать триггер 16 в единичном состо нии. Б случае сбоев и неисправностей в блоке 9 пам ти,например наличии меньшего числа 1 или О на его выходах, соответствующие ситуации обнаруживаютс с помощью мажоритарных элементов 10, 11,элемента НЕ 13 и блока 14 сравнени ,ко05053040торый в этих случа х устанавливает триггер 16 в. нулевое состо ние. С инверсного выхода триггера 16 вьща- етс сигнал на выход 19 неисправности устройства.Таким образом, предлагаемое устройство обеспечивает контроль любых последовательностей сигналов с разветвлени ми их поступлений, что повышает достоверность контрол .Формула изобретениУстройство дл контрол срабатывани клавиш наборного пол , содержащее генератор тактовых импульсов,пер- вьй счетчик, регистр, блок пам ти, блок сравнени , формирователь импульсов , элемент И, элемент ИЛИ, элемент НЕ и мультиплексор, причем выход генератора тактовых импульсов соединен с тактовым входом первого счетчика, информационные входы мультиплексора вл ютс информационными входами устройства дл подключени к контролируемым клавишам наборного пол , о т- личающеес тем, что, с целью расширени функциональных возможностей устройства за счет возможности контрол набора последовательностей с разветвленным алгоритмом , в него введены второй счетчик, два мажоритарных элемента, три триггера , причем выход мультиплексора соединен с входом формировател импульсов и единичным входом первого триггера , пр мой выход которого соединен с входом разрешени счета первого счетчика, группа выходов которого соединена с группой управл ющих входов мультиплексора, группой информационных входов регистра и группой младших разр дов адресных входов 6jto- ка пам ти, первый вход элемента ИЛИ05нены и образуют установочный вход устройства,выход элемента ШШ сое- . динен с установочным входом первого счетчика, нулевым входом первого : триггера и единичными входами второго и третьего триггеров, инверсные выходы которых вл ютс соответственно выходом неисправности устройства и выходом ошибки устройства,группы информационных выходов старших и младших разр дов блока пам ти соединены с группами информационных входов соответственно первого и второго мажоритарных элементов соотт ветственно, выход первого мажоритарного элемента через элемент НЕ сое- динен с первым информационным входом блока сравнени , второй инфор- мационный вход которого соединен с выходом второго мажоритарного элемента , первым входом элемента И и информационным входом третьего триггера , вькод равенства блока сравнени соединен с информационным входом второго триггера, пр мой выход которого соединен с вторым входом элемента И, выход которого соединен с входом записи регистра, группа информационных выходов которого соединена с группой старших разр довадресных входов блока пам ти,выход генератора .тактовых импульсов и ин; версный выход первого триггера соединены соответственно с тактовыми и установочным входами второго счетчика , информатлионный выход предпоследнего разр да которого соединен с третьим входом элемента И и тактовыми входами второго и третьего триггеров , нулевые входы которых соединены с шиной нулевого потенциала устройства, выход формировател импульсов соединен с вторым входом элемента ИЛИ, выход последнего разр да второго счетчика соединен с входом разрешени счета второго счетчика ..
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853961828A SU1297050A1 (ru) | 1985-10-09 | 1985-10-09 | Устройство дл контрол срабатывани клавиш наборного пол |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853961828A SU1297050A1 (ru) | 1985-10-09 | 1985-10-09 | Устройство дл контрол срабатывани клавиш наборного пол |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1297050A1 true SU1297050A1 (ru) | 1987-03-15 |
Family
ID=21200203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853961828A SU1297050A1 (ru) | 1985-10-09 | 1985-10-09 | Устройство дл контрол срабатывани клавиш наборного пол |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1297050A1 (ru) |
-
1985
- 1985-10-09 SU SU853961828A patent/SU1297050A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 807300, кл. G 06 F 11/00, 1981. Авторское свидетельство СССР № 881755, кл. G 06 F 11/00, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1297050A1 (ru) | Устройство дл контрол срабатывани клавиш наборного пол | |
SU1485249A1 (ru) | Устройство дл контрол логических блоков | |
SU1642472A1 (ru) | Устройство дл контрол выполнени последовательности действий оператора | |
SU807219A1 (ru) | Устройство дл программногоупРАВлЕНи Об'ЕКТАМи | |
SU792249A1 (ru) | Устройство восстановлени информации | |
SU839060A1 (ru) | Устройство дл контрол -разр д-НОгО СчЕТчиКА | |
SU634282A1 (ru) | Устройство дл контрол информации по модулю три | |
SU1359904A1 (ru) | Устройство контрол двоичных счетчиков с последовательным вводом информации | |
SU506858A1 (ru) | Устройство дл обнаружени ошибок в регистрах процессора | |
SU1698899A1 (ru) | Многоканальное регистрирующее устройство | |
SU1175022A1 (ru) | Устройство дл контрол серий импульсов | |
SU1548787A1 (ru) | Устройство дл контрол счетчиков | |
SU613501A1 (ru) | Многоканальный преобразователь кода во временной интервал | |
SU1622857A1 (ru) | Устройство дл контрол электронных схем | |
SU1193727A1 (ru) | Запоминающее устройство | |
SU1683017A1 (ru) | Устройство дл формировани контрольного кода по модулю два | |
SU416849A1 (ru) | ||
SU363201A1 (ru) | Библиотека | |
SU1589281A2 (ru) | Устройство дл обнаружени ошибок в дискретной последовательности | |
SU1571571A1 (ru) | Устройство дл ввода информации | |
SU1111152A2 (ru) | Устройство дл сравнени чисел | |
SU1179348A1 (ru) | Устройство дл автоматического контрол блоков | |
SU1278865A1 (ru) | Устройство дл ввода информации от дискретных датчиков | |
SU1594548A1 (ru) | Устройство дл контрол обращений процессора к пам ти | |
SU1104589A1 (ru) | Устройство дл контрол записи информации в программируемые блоки пам ти |