SU1193727A1 - Запоминающее устройство - Google Patents

Запоминающее устройство Download PDF

Info

Publication number
SU1193727A1
SU1193727A1 SU833656665A SU3656665A SU1193727A1 SU 1193727 A1 SU1193727 A1 SU 1193727A1 SU 833656665 A SU833656665 A SU 833656665A SU 3656665 A SU3656665 A SU 3656665A SU 1193727 A1 SU1193727 A1 SU 1193727A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
outputs
elements
group
unit
Prior art date
Application number
SU833656665A
Other languages
English (en)
Inventor
Ираклий Гедеванович Чкония
Юрий Суренович Манукян
Шалва Николаевич Бахтадзе
Юлиус Александрович Джагаров
Михаил Владимирович Гордадзе
Светлана Айковна Чарухчян
Ирина Вениаминовна Губина
Юрий Владимирович Парошин
Циала Артемьевна Дзигуа
Original Assignee
Предприятие П/Я Р-6348
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6348 filed Critical Предприятие П/Я Р-6348
Priority to SU833656665A priority Critical patent/SU1193727A1/ru
Application granted granted Critical
Publication of SU1193727A1 publication Critical patent/SU1193727A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее регистр адреса, оперативный накопитель и регистры числа, управл нидие входы которых соединены с одним из выходов блока управлени , элементы И и блок индикации, о тличающе . ес  тем, что, с целью повышени  надежности устройства , в него введены сумматор, счетчик , блок функциональной диагностики, блок посто нных накопителей, группы элементов ИЛИ с первой по п тую, посто нные накопители с первого по третий, элементы ИЛИ с первого по дес тый, причем информационные входы регистра адреса, входы первой группы и первые входы элементов ИЛИ первой и второй групп-подключены к шинам входной информации, выходы регистра адреса соединены с входами блока посто нных накопителей и с одМими из: входов сумматора, другие входы которого соединены с одними из выходов блока посто нных накопителей , другие выходы которых соединены с адресными входами первого и второго посто нных накопителей, выходы сумматора соединены с входами первой группы оперативного накопител  и блока индикации, выходы первого и второго посто нных накопителей соединены соответственно с входами второй группы оперативного накопител  и информационными входами счетчика, выходы которого соединены с входами первого элемента ИЛИ и одними из адресных входов третьего посто нного накопител , выходы которого подключены к входам сдвига второго регистра числа, выход первого элемента ИЛИ соединен с одними из входов первого элемента И, блока функциональной диагностики и блока управлени , выход первого элемента И соединен с вычитающим входом счетчика и управл ющим входом третьего посто нного накопител , входы третьей группы оперативного накопител  соединены с выходами элементов ИЛИ п той группы , выходами с третьего и четвертого регистров числа и входами второй группы блока функциональной диагносСО тики, выходы оперативного накопител  ю м соединены с вторыми входами элементов ИЛИ первой и второй групп и первыми входами элементов ИЛИ третьей и четвертой групп, входы второй группы блока индикации подключены к выходам первой группы блока функциональной диагностики, входы третьей группы блока индикации соединены с шинами выходной -информации, выходами первого и второго регистров числа и входами элементов ИЛИ п той группы, выходы второго регистра числа подключены к входам дес того элемента ИЛИ, выход которого соединен с другим входом блока управле

Description

ни , один из входов блока индикации соединен с одним из выходов блока функциональной диагностики, выходы второй группы которого соединены с вторыми входами элементов ИЛИ третьей и четвертой групп, информационные входы регистров числа соединены соответственно с выходами элементов ИЛИ групп, одни из управл ющих входов регистров числа соеди .нены соответственно с выходами элементов ИЛИ с второго по дев тый, выход второго элемента И соединен с одними из входов элементов ИЛИ с второго по п тьй, другой адресный вход третьего посто нного накопител  управл ющие входы блока посто нных накопителей, сумматора, первого и второго посто нных накопителей, счетчика , блока индикации, блока функциональной диагностики, элементов И, элементов ИЛИ с второго по дев тый и другие управл ющие входы регистров числа соединены с выходами блока управлени ,
2. Устройство по п. 1, отличающеес  тем,что блок функциональной диагностики содержит груП
пы элементов И с первой по третью, группу дополнительных элементов ИЛИ, элементы НЕРАВНОЗНАЧНОСТЬ., группы блоков сравнени  и элемент ЗАПРЕТ, выход которого соединен с одними из входов элементов И третьей группы и первыми входами блоков сравнени  первой группы, выходы элементов И первой группы соединены с первыми входами дополнительных элементов ИЛИ группы, вторые входы которых соединены с выходами элементов И второй и третьей групп, выходы дополнительных элементов ИЛИ группы соединены с входами элементов НЕРАВНОЗНАЧНОСТЬ, выходы которых соединены с вторыми входами блоков сравнени  первой группы у первыми входами блоков сравнени  второй группы,.причем входы элементов И первой и второй групп, другие входа элементов И третьей группы, входы элемента ЗАПРЕТ, третьи входы блоков сравнени  первой группы, вторые и третьи входы блоков сравнени  второй группы  вл ютс  входами блока, выходами которого  вл ютс  выходы элементов НЕРАВНОЗНАЧНОСТЬ, элемента ЗАПРЕТ и блоков сравнени  групп.
Изобретение относитс  к вычислителоной технике и может быть использовано в цифровых устройствах дл  хранени  информации.
Цель изобретени  - повышение нaдeжнOv.ти устройства.
На фиг. 1 изображена структурна  схема предлагаемого запоминающего устройства; на фиг. 2 - принципиальна  схема блока индикации; на фиг. 3 принципиальна  схема блока посто нных накопителей; на фиг. 4 - принципиальна  схема блока функциональной диагностики; на ,фиг. 5 - принципиальна  схема блока управлени .
Запоминан цее устройство (фиг.1) содержит регистр 1 адреса, подключенный к шинам 2 входной чгаформации, блок 3 управлени , блок 4 посто нных накопителей, сумматор 5, первый и второй 7 посто нные накопители, оперативный накопитель 8, блок 9 индикации, счетчик 10, третий посто нный накопитель 11, первьй элемент ИЛИ 12, блок 13 функциональной диагностики, первый элемент И 14, первый регистр 15 числа, второй элемент И 16, элементы ИЛИ 17-20 со второго по п тый, второй 21, третий 22 и четвертый 23 регистры числа, элементы ИЛИ 24-27 с шестого по дев тый, группы элементов ИЛИ 28-32 с первой по п тую, шину 38 выходной информации , дес тый элемент ИЛИ 34, шину 35 сигнала Запись и шину 36 сигнала Считыв ание.
Блок 9 индикации (фиг. 2) содержит регистры 37 и 38, кнопку 39 и группы индикаторов 40-42. Блок 4 содержит (фиг. 3) посто нные накопители 43 и 44. Блок 13.функциональной диагностики (фиг. 4) содержит первую 45, вторую 46 и третью 47 группы элементов И, элемент ЗАПРЕТ 48, первую группу блоков 49-51 сравнени , группу дополнительных элементов ИЛИ 52
3
элементы НЕРАВНОЗНАЧНОСТЬ 53-55, вторую группу блоков 56-58 сравнени . Блок 3 управлени  содержит (фиг, 5) генератор 59 импульсов, переключатель 60, кнопку 61, элемент ЗАПРЕТ 6 элемент ИЛИ 63, счеучик 64, посто нный накопитель 65, триггер 66, элемент ИЛИ 67, элемент И 68, триггер 6 элементы И 70 и 71, элемент ИМПЛИКАЦИЯ 72, элемент ИЛИ 73, элемент ИМПЛИКАЦИЯ 74, элемент И 75 и элемент ИЛИ 76.
Предлагаемое устройство может работать в режимах Запись и Считывание .
В качестве примера, опишем работу устройства в режиме Запись, а также работу блоков 9 и 13, вход щих в устройство.
Работа запоминающего устройства в .режиме Запись происходит- следующим образом. В исходном состо нии триггера счетчики и регистры, расположенные в блоках 1, 3 и 9, наход тс  в нулевом состо нии, а на всех выходах блока 3 присутствует сигнал О. Также в нулевом состо нии находитс  счетчик 10 и-регистры 2f, 15, 22 и 23. По команде Запись, поступающей по шине 35 на вход блока 3, на его выходе по вл етс  сигнал 1, . который в качестве сигнала разрешени  поступает на входы элементов ШЩ 24 - 27 и на вход бло- . ка 13. По этому сигналу блок 13.начинает выработку контрольных разр дов информационного слова. Входное информационное слово разбиваетс  на несколько частейJ определ етс  количество единиц в каждой части и в зависимости от четности этого количества записьшаетс  в контрольный разр д сигнал О - при четном значении числа и сигнала 1 - при нечетном. Выработанные контрольные слова с выходов блока 13 поступают на входы элементов ИЛИ 30 и 31. Далее по программе работы блока 3 на его выходе по вл етс  сигнал 1, который поступает на вход регистра 1 адреса и на вход элемента И 16. Происходит запись в регистры 21, 15, 22 и 23, с целью предбарительного. хранени  кодов, поступивших на входы элементов ИЛИ 28 - 31.
С по влением единичного сигнала на одном из выходов блока 3 управлени  на управл ющие входы сумматора 5 и накопител  6 поступает сиг937274
нал разрешени  подачи кода адреса с выхода регистра 1 адреса на входы подачи первого слагаемого сумматора 5. В результате на его выходах по вл етс  заданный код адреса, который далее поступает на первый вход накопител  8. На выходах регистров 21 и 22, а затем на выходах элементов ИЛИ 32 по вл етс  код информаци Q онного слова с приписанными к нему контрольными разр дами. В это же врем  с выходов накопител  6 на вхо ды накопител  8 поступает сигнал общего разрешени  записи. Блок 3
15 управлени  санкционирует запись информационного слова в накопитель 8. Таким образом происходит запись слов, разр дность которых совпадает с разр дностью накопител  В. .
Если разр дность информационного слова больше разр дности накопите- л  8, но меньше или равна удвоенной разр дности информационного слова,
25 то процесс записи на описанном не кончаетс , .поскольку с выхода элемента ИЛИ 34 на вход блока 3 управлени  , поступает блокиру  ций lio- .тенциал, благодар  чему блок 3 продолжает вьщачу синхроимпульсов в со0 ответствии с программой его работы. С выхода блока по вл етс  разрешающий потенциал, который поступает на вход блока 4 и управл ющие входы накопител  7 и счетчика Ю. Разрешающий потенциал с выхода блока 3 управлени  поступает на управл ющие входы сумматора 5 и накопител  6. От блока 3 поступает сигнал разрешени  на входы элементов ИЛИ 25 и 27,
0 а также сигнал на вход блока, на его первых выходах по вл етс  код переадресации , а на вторых выходах код адресов распределени . Так как в это врем  на управл юпщх входах
сзтматора 5, счетчика 10 и накопителей 6 и 7 действуют сигналы от блока 3, то код переадресации, поступающий на входы второго слагаемого сумматора 5, приводит к формированию
0 на его выходах выработанного адреса. Вьфаботанный адрес с выхода сумматора 5 поступает на входы накопител  8. Одновременно с вторых выходов блока 4 код адреса распределени  поступает
5 на адресные входы накопителей 6 и 7. С выходов накопител  6 код распределени  поступает на управл ющие входы накопител  8.
51
По сигналу с элемента ИЛИ 12
блок 3 управлени  приостанавливает вмдачу синхроимпульсов, сохран   на управл ющих выходах предыдущее состо ние. В то же самое врем  тактовые импульсы, поступающие на вход элемента И 1А, на выходе накопител  11 формируют импульсы сдвига, которые начнут поступать на вход сдвига вправо регистра 21. Выдача импульсов сдвига продолжаетс  до момента поступлени  с выхода элемента ИЛИ 12 на вход блока 3 управлени  разрешени  на выдачу синхроимпульсов. Далее происходит запись остатка информационного слова вместе с контрольными разр дами в накопитель 8 .в соответствии с кодом распределени  по новому адресу . Затем по программе работы блока 3 управлени  на его выходе по вл етс  ригнал общего сброса, который приводит устройство в исходное состо ние . На этом цикл Записи заканчиваетс , и устройство оказываетс  подготовленным к любому другому циклу работы.
Работа блока индикации 9 происходит следующим образом.
На первые входы блока 9 с выходов бл )ка 13 поступает код ошибок, обнаруженный в контрольных разр дах в процессе вьтолнени  режима считывани . На информационные входы регистра 37 поступает код ошибок в основной части информационного слова. Запись в регистр 37 происходит при поступлении на его командный вход сигналаС входа блока 9 соответствующего сигнала. При наличии ошибки поступает сигнал 1, при отсутствии - сигнал О. С выходов регистра 37 код ошибки поступает на индикаторы 40 и отображаетс  в форме доступной оператору.
Аналогично код ошибки остатка информационного слова с первых входов блоки 13 поступает на информационные входы регистра 38, в котором записываетс  при по влении сигналов разрешени  на входе блока 9. С выхода регистра 38 код ошибки также поступает на индикаторы 40. С помощью кнопки 39 оператор осуществл ет сброс контрольных разр дов путем установки в начальное состо ние регистров 37 и 38 после визуального считывани  с индикаторов 40 и анализа ошибки.
37276
В режиме контрол  информационное
слово поступает на вторые входы блока 9 и отображаетс  непосредственно на индикаторах 41. Аналогично код адреса поступает на третьи входы блока 9, где также непосредственно отображаетс  индикаторами 42.
Работа блока 13 функциональной диагностики происходит следующим
Q образом.
В режиме записи с первых входов блока 13 информационное слово поступает на вторые входы элементов И 45. При по влении на третьем входе блока 13 сигнала разрешени  информационное слово поступает на вторые входы элементов И 45. При по влении на третьем входе блока 13 сигнала разрешени  информационное слово с выQ ходов элементов И .45 поступает на первые входы элементов ИЛИ 52. С выходов же элементов И.46 и 47.будут поступать сигналы О, так как в это врем  отсутствуют сигналы разрешени 
5 на четвертом, п том и шестом входах блока 13. Поэтому поступившее на первый вход информационное слово поступает на входы элементов суммировани  по модулю два НЕРАВНОЗНАЧНОСТЬ
0 53-55. При поступлении на элементы 53-55 четного количества единиц на выходе элемента по вл етс  сигнал О, а при нечетном числе сигнал 1. Благодар  этому на первых выходах блока 13 по вл ютс 
выработанные контрольные разр ды.
В режиме считывани  на вторые входы блока 13 сначала поступает основна  часть информационного слова вместе со своими Контрольными разр дами . Одновременно на четвертый вход блока 13 поступает сигнал разрешени , поэтому основна  часть информационного слова с выходов элементов И 46 поступает на вторые входы элементов ИЛИ 52. Так как в это врем  нет сигнала разрешени  на третьем, п том и шестом входах блока 13, то на первые входы элементов ИЛИ 52 и на вторые входы второй половины элементов ИЛИ 52 поступают сигналы 6 с выходов элементов И 45 и 47. Поэтому основна  часть информационного слова поступает на входы элементов НЕРАВНОЗНАЧНОСТЬ 53-55. В результате на их выходах по вл ютс  контрольные разр ды основной части информационного слова, которые посту7
пают на первый выход блока 13 и на первые входы блоков 56-58. На вторые входы этих блоков со вторых входов блока 13 поступают контрольные разр  ды основной части информационного слова, выбранные из накопител  8 и временно хранимые в регистрах 15 и 21 - 23. Так как с четвертого входа на управЛ к ций вход блоков 56-58 действует сигнал разрешени , то на выходе этих блоков по вл етс  код ошибок в основной части информационного слова (наличие ошибки - сигнал 1, отсутствие - сигнал О). Этот кед ошибок с выходов блоков 5658 поступает на вторые выходы бло1са 13 и далее на первые входы блоfca 9.
Когда на вторые входы блока 13 .поступает остаток информационного слова вместе со своими контрольными
937278
разр дами, то при наличии сигналов на п том и шестом входах на выходах элементов И А7 по вл етс  остаток информационного слова, который через , элементы ИЛИ 52 поступает на входы элементов НЕРАВНОЗНАЧНОСТЬ 53-55. Выработанные на их выходах контрольные разр ды поступают на первые входы блоков 49-51, на вторые входы
to которых со вторых входов блока 13 поступают контрольные разр ды остатки информационного слова. Вследствие того, что при наличии сигналов t на п том входе- и сигнала О на
15 шестом элемент ЗАПРЕТ 48 вырабатыет разрешакиций сигнал, поступающий на третий выход блока 13 и на управл ющие входы блоков49-51. На их выходах формируетс  код
20 ошибок, который поступает.на вторые выходы блока 13 и далее на первые входы блока 9.
. /
иг. 2
f
m

Claims (2)

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее регистр адреса, оперативный накопитель и регистры числа, управляющие входы которых соединены с одним из выходов блока управления, элементы И И блок индикации, о тличающе. еся тем, что, с целью повышения надежности устройства, в него введены сумматор, счетчик, блок функциональной диагностики, блок постоянных накопителей, группы элементов ИЛИ с первой по пятую, постоянные накопители с первого по третий* элементы ИЛИ с первого по десятый, причем информационные входы регистра адреса, входы первой группы и первые входы элементов ИЛИ первой и второй групп подключены к шинам входной информации, выходы регистра адреса соединены с входами блока постоянных накопителей и с одними из: входов сумматора, другие входы которого соединены с одними из выходов блока постоянных накопителей, другие выходы которых соединены с адресными входами первого и второго постоянных накопителей, выходы сумматора соединены с входами первой группы оперативного накопителя и блока индикации, выходы первого и второго постоянных накопителей соеди нены соответственно с входами второй группы оперативного накопителя и информационными входами счетчика, выходы которого соединены с входами первого элемента ИЛИ и одними из адресных входов третьего постоянного накопителя, выходы которого подключены к входам сдвига второго регистра числа, выход первого элемента ИЛИ соединен с одними из входов первого элемента И, блока функциональной диагностики и блока управления, выход первого элемента И соединен с вычитающим входом счетчика и управляющим входом третьего постоянного накопителя, входы третьей группы оперативного накопителя соединены с выходами элементов ИЛИ пятой группы, выходами с третьего и четвертого регистров числа и входами второй группы блока функциональной диагностики, выходы оперативного накопителя соединены с вторыми входами элементов ИЛИ первой и второй групп и первыми входами элементов ИЛИ третьей и четвертой групп, входы второй группы блока индикации подключены к выходам первой группы блока функциональной диагностики, входы третьей группы блока индикации соединены с шинами выходной -информации, выхо о со м to м дами первого и второго регистров числа и входами элементов ИЛИ пятой группы, выходы второго регистра числа подключены к входам десятого элемента ИЛИ, выход которого соединен с другим входом блока управле1193727 ния, один из входов блока индикации соединен с одним из выходов блока функциональной диагностики, выходы второй группы которого соединены с вторыми входами элементов ИЛИ третьей и четвертой групп, информационные входы регистров числа соединены соответственно с выходами элементов ИЛИ групп, одни из управляющих входов регистров числа соединены соответственно с выходами элементов ИЛИ с второго по девятый, выход второго элемента И соединен с одними из еходов элементов ИЛИ с второго по пятый, другой адресный вход третьего постоянного накопителя, управляющие входы блока постоянных накопителей, сумматора, первого и второго постоянных накопителей, счетчика, блока индикации, блока функциональной диагностики, элементов И, элементов ИЛИ с второго по девятый и другие управляющие' входы регистров числа соединены с выходами блока управления.
2. Устройство по π. 1, отличающееся тем,-что блок функциональной диагностики содержит группы элементов И с первой по третью, группу дополнительных элементов ИЛИ, элементы НЕРАВНОЗНАЧНОСТЬ, группы блоков сравнения и элемент ЗАПРЕТ, выход которого соединен с одними из входов элементов И третьей группы и первыми входами блоков сравнения первой группы, выходы элементов И первой группы соединены с первыми входами дополнительных элементов ИЛИ группы, вторые входы которых соединены с выходами элементов И второй и третьей групп, выходы дополнительных элементов ИЛИ группы соединены с входами элементов НЕРАВНОЗНАЧНОСТЬ, выходы которых соединены с вторыми входами блоков сравнения первой группы ц первыми входами блоков сравнения второй группы,.причем входы элементов И первой и второй групп, другие •входы элементов И третьей группы, входы элемента ЗАПРЕТ, третьи входы блоков сравнения первой группы, вторые и третьи входы блоков сравнения второй группы являются входами блока, выходами которого являются выходы элементов НЕРАВНОЗНАЧНОСТЬ, элемента ЗАПРЕТ и блоков сравнения групп.
Г
SU833656665A 1983-10-27 1983-10-27 Запоминающее устройство SU1193727A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833656665A SU1193727A1 (ru) 1983-10-27 1983-10-27 Запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833656665A SU1193727A1 (ru) 1983-10-27 1983-10-27 Запоминающее устройство

Publications (1)

Publication Number Publication Date
SU1193727A1 true SU1193727A1 (ru) 1985-11-23

Family

ID=21086988

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833656665A SU1193727A1 (ru) 1983-10-27 1983-10-27 Запоминающее устройство

Country Status (1)

Country Link
SU (1) SU1193727A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР №427379. кл. G 11 С 11/00, 1971. Авторское свидетельство СССР 781974, кл. G 11 С 11/00, 1980. / *

Similar Documents

Publication Publication Date Title
US3811117A (en) Time ordered memory system and operation
US3209330A (en) Data processing apparatus including an alpha-numeric shift register
US4016409A (en) Longitudinal parity generator for use with a memory
CA1197626A (en) Least recently used resolver network
US4549283A (en) Digital time delay circuit with high speed and large delay capacity
SU1193727A1 (ru) Запоминающее устройство
EP0316895A2 (en) Integrated circuit for CD player
SU993444A1 (ru) Генератор псевдослучайных последовательностей
SU1695394A1 (ru) Запоминающее устройство с тестовым самоконтролем
SU949720A1 (ru) Устройство дл контрол записи информации в блоках пам ти
SU1317484A1 (ru) Запоминающее устройство с коррекцией ошибок
SU1297050A1 (ru) Устройство дл контрол срабатывани клавиш наборного пол
SU1381429A1 (ru) Многоканальное устройство дл программного управлени
SU1649542A1 (ru) Устройство дл управлени подпрограммами
SU720507A1 (ru) Буферное запоминающее устройство
SU1656553A1 (ru) Амплитудный анализатор
SU1043753A2 (ru) Устройство дл контрол блока пам ти
SU1026163A1 (ru) Устройство дл управлени записью и считыванием информации
SU1091226A1 (ru) Оперативное запоминающее устройство
SU1042081A1 (ru) Оперативное запоминающее устройство с самоконтролем
SU1587537A1 (ru) Устройство дл обслуживани сообщений
SU1170513A1 (ru) Устройство дл контрол полупроводниковой пам ти
SU1437920A1 (ru) Ассоциативное запоминающее устройство
SU1120326A1 (ru) Микропрограммное устройство управлени
SU758162A1 (ru) Устройство управления комплексной системой 1