SU758162A1

SU758162A1 - Устройство управления комплексной системой 1

Info

Publication number: SU758162A1
Application number: SU782637875A
Authority: SU
Inventors: Larisa K Anikina; Anatolij G Bodnya; Nikolaj N Vaserin; Igor N Krylov; Mikhail Yu Kulikov; Evgenij A Notkin; Valerij Terekhov
Original assignee: Larisa K Anikina; Anatolij G Bodnya; Nikolaj N Vaserin; Igor N Krylov; Mikhail Yu Kulikov; Evgenij A Notkin; Valerij Terekhov
Priority date: 1978-05-15
Filing date: 1978-05-15
Publication date: 1980-08-23

Description

Изобретение относится к области приборостроения, вычислительной техники и может быть использовано для управления сложными аппаратурными комплексами, в которых процесс управления осуществляется через цифровую вычислительную машину.

В функции устройств (пультов) управления комплексами входит: выдача |0 в ЦВМ сигналов управления комплексом; вызов на индикацию текущих значений параметров и индикация их числовых значений; индикация состояний комплекса на кнопках-табло и других индикаторных приборах; ввод в память (ОЗУ) ЦВМ программы и оперативное ее изменение по командам оператора.

Известны устройства управления. Однако они имеют низкую надежность £0 из-за наличия большого объема узлов и блоков.

Иэ известных наиболее близким по технической сущности является устройство управления комплексной систе-25 мой.

Оно содержит блок преобразования кодов, блоки памяти чисел и квитанции. К выходу блока памяти чисел подключен блок цифровых индикаторов, а

2

к блоку памяти квитанции — блок сигнализации. Кроме того, в состав устройства входит блок наборных полей,

5 включающий наборное поле чисел, наборное поле параметров и наборное поле команд, выходы которых через шифратор связаны со входом ЦВМ.

Недостатками известного устройства являются: большая масса кабельных соединений и большой объем оборудования, связанный с использованием для обмена информации параллельных 1б-разрядных кодов с битовой адресацией, и малая надежность.

Целью изобретения является сокращение объема оборудования и повыяение достоверности получения информации.

Поставленная цель достигается тем, что устройство, содержащее блок памяти чисел, преобразователь двоичнодесятичного кода в позиционный код, блок цифровой индикации, блок памяти квитанции, выход которого соединен со входом блока индикации, шифратор, входы которого соединены с выходами блока наборных полей чисел, команд, параметров, содержит блок нормирования, блок синхронизации, блок вы3

758162

4

дачи, блок контроля, дешифратор окончания записи, элемент задержки, дешифратор адреса квитанции, дешифратор адреса запроса, группу элементов Й,коммутатор питания, дешифратор адреса чисел, регистр.Выход блока нормирования соединен с первым входом блока синхронизации,выход которого подключен к первому входу регистра,вход-выход которого соединен с выходом-входом дешифратора адреса запроса, выход которого подключен ко входу коммутатора питания и первым входам элементов И группы, выходы которых соединены со вторым входом регистра, первый выход которого подключен к первому входу дешифратора адреса квитанции и первому входу дешифратора адреса чисел, выход которого соединен с первым входом блока памяти чисел, выход которого подключен ко входу преобразователя двоично-десятичного кода в позиционный код, выход которого соединен .со входом блока цифровой индикации. Второй выход регистра соединен с первым входом блока памяти квитанции и вторым входом блока памяти чисел, третий выход регистра соединен с первым входом блока выдачи и входом дешифратора окончания записи, выход которого подключен ко входу элемента задержки, ко второму входу дешифратора адреса чисел и второму входу дешифратора адреса квитанции, выход которого подключен ко второму входу блока памяти квитанции.

Первый выход шифратора подключен к первому входу блока контроля, выход которого соединен с третьим входом дешифратора адреса чисел, третьим входом дешифратора адреса квитанции, вторым входом блока выдачи, вторым входом блока нормирования и первым входом дешифратора адреса запроса, второй вход которого соединен с выходом элемента задержки. Выход коммутатора питания соединен со входами блока наборных полей; выход наборного поля команд которого подключен ко второму входу блока контроля.Второй выход шифратора соединен со вторыми входами элементов И группы,причем выход блока выдачи является выходом устройства, второй вход блока нормирования является первым, а второй вход блока синхронизации — вторым входом устройства.

. На чертеже представлена структурная схема устройства управления комплексной системой.

Устройство содержит блок 1 нормирования, блок 2 синхронизации, регистр 3, дешифратор 4, элемент 5 задержки, дешифратор 6 адреса чисел, 60 блок 7 памяти чисел, преобразователь '8 двоично-десятичного кеда в позиционный, блок 9 цифровой индикации, дешифратор 10 адреса квитанции, блок 11 памяти квитанции, блок 12 сигнали- 65

зации, дешифратор 13 адреса запроса, коммутатор 14 питания, блок 15 наборных полей, включающий наборное поле чисел 16, наборное поле команд 17, наборное поле параметров 18, шифра- тор 19, группа 20 элементов И, блок \ 21 контроля, блок 22 выдачи.

Устройство работает следующим образом.

Импульсы управления, сопровождающие последовательный код, из ЦВМ поступают на блок 1 нормирования и далее в блок 2 синхронизации, который обеспечивает запись сигнала "1" в младший разряд регистра 3 перед началом записи кода, а также формирует 15 импульсы сдвига последовательного кода в регистре 3.

По окончании записи всего кодового слова в регистр 3 предварительно записанная "1" выталкивается этим 20 кодом иэ регистра 3 в дешифратор 4 окончания записи, который вырабатывает импульс разрешения дешифрации адреса. Адресная часть кода, записанного в регистре 3, параллельно 25 подается на дешифратор 10 адреса квитанции и дешифратор 6 адреса чисел.

При совпадений кода адреса данного слова с кодом одного из дешифраторов 6, 10 и наличии импульса разрешения 20 этот дешифратор выдает сигнал, разрешающий перезапись информационной части слова из регистра 3 в блок 7 памяти чисел или блок 11 памяти квитанции в зависимости от кода адреса. Сигналы с выхода блока 11 памяти квитанции обеспечивают управление блоком 12 сигнализации. Код, записанный в блоке 7 памяти чисел, поступает на преобразователь 8, который формирует на выходе кодовый сигнал со структу40 рой, необходимой для управления блоком 9 оптоэлектронной цифровой индикации.

Задержанный на время Ф^-, необходимое для перезаписи информации из уни45 версального регистра 3 в блоки 7 и 11 памяти чисел и квитанции, сигнал разрешения дешифраций адреса поступает с элемента задержки 5 вместе с кодом адреса из регистра 3 на входы дешиф50 ратора 13 адреса запроса. При условии совпадения кода адреса с собственным адресом дешифратора 13 последний включает коммутатор питания 14, который подает импульс питания на блок 15 наборных полей.

Информация о положении коммутацией· ных элементов (переключателей, кнопок и т.д.) в параллельной форме поступает через шифратор 19 и группу 20 элементов И в регистр 3.

При поступлении иэ ЦВМ на вход блока 1 нормирования импульсов управления происходит, как описано выше, формирование импульсов сдвига, с помощью которых код, записанный в регистре 3, последовательно продвига5

758162

6

ется по разрядам регистра 3. На выходе регистра 3 формируется последовательный код, который нормируется блоком 22 выдачи и поступает в ЦВМ.

В режиме встроенного контроля с наборного поля команд 17 подается 5

длительный сигнал "контроль" в блок контроля 21. При наличии сигнала "контроль" блок контроля 21 формирует сигналы, запирающие блок нормирования 1 и блок 22 выдачи, прекращая ^д таким образом обмен информацией с ЦВМ, и сигнал, вызывающий срабатывание дешифратора 13 адреса запроса. Сигнал с выхода дешифратора 13 включает коммутатор питания 14, который подает импульс питания на блок 15 наборных полей..При воздействии оператора на какой-либо коммутационный элемент на блоке наборных полей 15 на выходе шифратора 19 появляется сигнал, который преобразуется бло- 20 ком 21 контроля (при наличии на входе блока 21 сигнала "контроль") в импульс, поступающий на дешифраторы 6 и 10 адресов чисел и квитанции и вызывающий их одновременное срабаты- 25 вание.

При этом код коммутационного элемента к которому произведено обращение, через шифратор 19 и группу 20 элементов И записывается в регистр 3, а затем^О в блоки 7.и 11 памяти чисел и квитанции.

Таким образом, последовательно обращаясь к коммутационным элементам пульта, по изменению цифр на блоке цифровой индикации 9 и включению эле- 35 ментов сигнализации можно проверить работу всех блоков пульта за исключением блока 1 нормирования, блока 2 синхронизации и блока 22 выдачи, т.е. с глубиной 95—96%. 40

Claims

Формула изобретения

Устройство управления комплексной системой, содержащее блок памяти чи- 45 сел, преобразователь двоично-десятично го кода в позиционный код, блок цифровой индикации, блок памяти квитанции , выход которого соединен со входом блока индикации, шифратор, входы которого соединены с выходами блока наборных полей чисел, команд и параметров, отличающееся тем, что, с целью повышения достоверности получения информации и сокра- , щения оборудования, оно содержит блок

нормирования, блок синхронизации, блок выдачи, блок контроля, дешифратор окончания записи, элемент задержки, дешифратор адреса квитанции, дешифратор адреса запроса, группу элементов Й, коммутатор питания, дешифратор адреса чисел, регистр, причем выход блока нормирования соединен с первым входом блока синхронизации, выход которого подключен к первому входу регистра, вход-выход которого соединен с выходом-входом дешифратора адреса запроса, выход которого подключен ко входу коммутатора' питания и первым входам элементов И группы, выходы которых соединены со вторым входом регистра, первый выход которого подключен- к первому входу дешифратора адреса квитанции и первому входу дешифратора адреса чисел, выход которого соединен с первым входом блока памяти чисел, выход которого подключен ко входу преобразователя двоично-десятичного кода в позиционный код, выход которого соединен со входом блока цифровой индикации,, второй выход регистра соединен с первым входом блока памяти квитанции и вторым входом блока памяти чисел,третий выход регистра соединен с первым входом блока выдачи и входом дешифратора окончания записи, выход которого подключен ко входу элемента задержки, ко второму входу дешифратора адреса чисел и второму входу дешифратора адреса квитанции, выход которого подключен ко второму входу блока памяти квитанции, первый выход шифратора подключен к первому входу блока контроля, выход которого соединен с третьим входом дешифратора адреса чисел, третьим входом дешифратора адреса квитанции, вторым входом блока выдачи, вторым входом блока нормирования и первым входом дешифратора адреса запроса, второй вход которого соединен с выходом элемента задержки, выход коммутатора питания соединен со входами блока наборных полей, выход наборного поля команд которого подключен ко второму входу блока контроля, второй выход шифратора соединен со вторыми входами элементов И группы, причем выход блока выдачи является выходом устройства, второй вход блока нормирования является первым, а второй вход блока синхронизации — вторым входом устройства.

758162