SU794667A1 - Устройство дл программировани блОКОВ пОСТО ННОй пАМ Ти - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и может быть использовано дл  программировани  способом «Bf iжигани  матриц посто нных заломинающих устройств (ПЗУ) на больших интегральных схемах (БИС) с нихромовыми св з ми, а также резисторных матриц ПЗУ с плавкими св з ми различных устройств и систем, предназначенных дл  автоматизации научных исследований в области биологии , а также в автоматике, радиотехнике, телеметрии и т. д.

До недавнего времени программирование матриц ПЗУ на БИСах осуществл лось на технологическом уровне заводом-изготовителем ПЗУ, а потребитель получал готовые ПЗУ с фиксированной информацией. В на-сто щее врем  как у нас в стране, так и за рубежом подготавливаютс  к серийному выпуску матрицы на БИСах с нихромовыми св з ми, а также резисторные матрицы ПЗУ с плавкими св з ми, содержащие все элементы пам ти. Освоение данных матриц .ПЗУ позволит потребителю самому фиксировать в матрицах требуемую информацию способом «выжигаии  св зей, что даст большой экономический эффект и увеличит сферу использовани  и гибкость в применении матриц ПЗУ на БИСах 1.

Однако устройства дл  автоматического программировани  матриц ПЗУ способом «выжигани  св зей не известны.

Известно устройство дл  ручного «выжигани  св зей резисторных матриц ПЗУ с плавкими св з ми 2.

Оно содержит тумблеры, одни концы которых объединены и соединены с шиной питани , а другие соединены с соответствующими первыми входами резисторной матрицы ПЗУ с плавкими св з ми, стрелочный прибор типа миллиамперметра, один контакт которого подключен к одному из вторых входов резисторной матрицы, а другой - через источник питани  к щине нулевого потенциала.

Устройство позвол ет проводить программирование резисторных матриц ручным переключением соответствующих тумблер.ов.

Однако оно не позвол ет проводить автоматическое программирование матриц ПЗУ способом «выжигани  ; имеет низкую производительность труда; затрудн ет программирование матриц с большим объемом

информации; не обеспечивает контрол  достоверности информации и ее защиты и не обеспечивает проведени  автоматического условного перехода по признаку «конец выжигани  к следующему адресу программы .

Наиболее близким из известных цо технической сущности к изобретению  вл етс  устройство дл  управлени  подпрограммами , содержащее блок пам ти, блок сравнени , регистры начального и конечного адресов подпрограммы, блоки элементов И, переключатели режимов и счетчик номеров команд, выход которого подключен к входу блока пам ти и первым входам блоков сравнени . Второй вход первого блока сравнени  соединен с выходом регистра конечного адреса подпрограммы. Выход регистра начального адреса подпрограммы через первый блок элементов И соединен с первым входом счетчика номеров команд. Управл ющий вход первого блока элементов И через переключатель режимов подключен к выходу второго блока сравнени . Выход регистра адресов команды перехода подключен к второму входу второго блока сравнени  и через второй блок элементов И к второму входу счетчика номеров команд. Управл ющий вход второго блока элементов И соединен с выходом первого блока сравнени . Блок пам ти содержит дешифратор адресов, первый блок адресных усилителей , входы которого соединены с выходами дешифратора адресов, первый блок накопителей, одни входы которого соединены с выходами первого блока адресных усилителей, первый блок разр дных усилителей , выходы которого соединены с другими входами первого блока накопителей информации , а входы первого блока разр дных усилителей соединены с выходами пульта управлени , блок сравнени , блок схем И и счетчик адресов 3.

Это устройство не позвол ет осушествл ть автоматическое программирование потребителем матриц ПЗУ на БИСах способом «выжигани  св зей; обеспечить достаточную достоверность и защиту информации при программировании матриц ПЗУ способом «выжигани  св зей; формировать признаки «конец выжигани  и осуществл ть условный переход по этому признаку к следующему адресу программы.

Целью изобретени   вл етс  расширение области применени  устройства за счет осуществлени  программировани  потребителем , повышени  достоверности и надежности записи.

Поставленна  цель достигаетс  тем, что в устройство дл  программировани  блоков посто нной пам ти, содержащее счетчик адресов , первый вход которого соединен с первым выходом пульта управлени , дешифратор адреса, одни из входов которого соединены со вторыми выходами пульта управлени , другой вход дешифратора адреса подключен к второму входу счетчика адресов и первому выходу блока управлени , св занный с пультом управлени , первый блок адресных усилителей, входы которого соединены с выходами дешифратора адреса , первый блок пам ти, одни из входов которого соединены с выходами первого блока адресных усилителей, блок сравнени , первые входы которого соединены с выходами первого блока пам ти и первыми входами блока элементов И, второй вход блока элементов И подключен к первому выходу блока сравнени , второй выход которого св зан с блоком управлени  и пультом управлени , выходы блока элементов И соединены с разр дными шинами и третьими выходами пульта управлени , шину нулевого потенциала и шину питани , введены второй адресный блок усилителей, второй блок пам ти, два блока разр дных усилителей , блок расширителей импульсов, два блока токовых ключей, элемент ИЛИ-НЕ и ограничительный элемент, один вывод которого соединен с шиной нулевого потенциала , а другой вывод - с первым выходом первого блока токовых ключей н одним из входов элемента ИЛИ-НЕ. Вторые выходы первого блока токовых ключей и выходы второго блока токовых ключей соединены с выходами устройства. Первый вход второго блока токовых ключей соединен с шиной питани . Вторые входы второго блока токовых ключей и входы первого блока токовых ключей соединены с выходами блока расширителей импульсов, входы которого соединены с выходами блока элементов И. Выходы блоков разр дных усилителей соединены соответственно с другими входами первого блока пам ти и одними из входов второго блока пам ти, выходы которого подключены к вторым входам блока сравнени . Входы второго блока пам ти соединены с выходами второго блока адресных усилителей, входы которого соединены с

выходами дешифратора адреса. Вторые входы блоков разр дных усилителей соединены с третьими выходами пульта управлени  и разр дными шинами. Третьи входы блоков разр дных усилителей св заны с

блоком упраэлени .

На чертеже изображена функциональна  схема предложенного устройства.

Оно содержит счетчик адресов 1, пульт управлени  2, дешифратор адресов 3, блоки

усилителей 4 и 5, блоки пам ти 6 и 7, блоки разр дных усилителей 8 и 9, разр дные шины 10, блок сравнени  И, блок элементов И 12, расширитель импульсов 13, блоки токовых ключей 14 и 15, шину питани  16, ограничительный элемент 17, элемент ИЛИ - НЕ 18, блок управлени  19, шину нулевого потенциала 20.

Перед началом работы потребитель матриц (ПЗУ) на (БИСах) с обычными или

нихромовыми перемычками или матриц резисторного И ПЗУ с плавкими св з ми, в соответствии с требуемой программой хранени  посто нной информации, составл ет, многофункциональные таблицы истинности,

которые  вл ютс  спецификацией содержимог о матриц ПЗУ. Затем осуществл етс  программирование матриц ПЗУ с помощью предложенного устройства.

Устройство дл  программировани  блоков посто нной пам ти работает следующим образом.

По начальной установке счетчик адреса 1 с помощью пульта управлени  2 и блока управлени  19 устанавливаетс  в исходное состо ние. Затем по команде «Ввод производитс  прием информации, поступившей через входные разр дные шины 10 в блоки разр дных усилителей 8 и 9. Одновременно с этим код адреса со счетчика адреса 1 через пульт управлени  2 поступает на вход дешифратора адреса 3, где дешифрируетс  и подаетс  в блоки усилителей 4 и 5. При помощи выбранных усилителей 4 и 5 выбираютс  соответствующие адреса  чеек блока в пам ти 6 и 7, в которые параллельно по каждому адресу в отдельности записываетс  информаци  блоков усилителей 8 и 9.

После этого содержимое счетчика адреса 1 увеличиваетс  на единицу, и аналогично нова  информаци , поступивша  в блоки усилителей 6 и 9, записываетс  в следующую  чейку блоков пам ти 6 и 7 и т. д. При этом ввод информации в блоки пам ти 6 и 7 может осуществл тьс  как автоматически в цикле от счетчика адреса 1, так и одиночно от пульта управлени  2 последовательно по каждому адресу или по любому произвольному адресу.

Затем по команде «Программа производитс  считывание информации из блоков пам ти б и 7, которое как и в предыдущем случае, можно осуществл ть автоматически или одиночно. По коду адреса, поступившему на вход дешифратора адреса 3 и продешифрированному последним, сработают соответствующие адресные усилители блоков усилителей 4 и 5, и информаци  с выбранной  чейки первого блока пам ти 4 информации поступит на блок элементов И 12 и на одни входы блока сравнени  11, на другие входы которого поступит информаци  со второго блока пам ти /. Если информаци , поступивша  на входы блока сравнени  И с блоков пам ти 6 и 7, неодинакова, то блок сравнени  11 вырабатывает сигнал «Не равно, который поступает в блок управлени  19. По этому сигналу блок управлени  19 проведет прерывание цикла, и матрица 21 ПЗУ будет защищена от «выжигани  ложной информации. При этом на пульте управлени  2 проиндицируютс  «Сбой и код адреса сбойной информации. Если информаци , поступивша  на входы блока сравнени  И, одинакова, то блок сравнени  И вырабатывает сигнал «Равно , который поступает в блок элементов И 12. Затем информаци  по цеп м регенерации через блоки усилителей 8 и 9 перезаписываетс  в выбранные  чейки соответственно первого 6 и второго 7 блоков пам ти, а через блок расширителей 13 импульсов выдаетс  в блоки токовых ключей 14 и 15. Блоки токовых ключей 14 и 15 включены

по токовой схеме И, и нагрузками их  вл ютс  элементы пам ти 22 матрицы ПЗУ 21. Поэтому при срабатывании выбранных токовых ключей блоков 14 и 15 импульс тока пройдет от шины питани  16 через соответствующий токовый ключ блока 15, через выбранный элемент пам ти 22 матрицы ПЗУ 21, через токовый ключ блока 14, через ограничительный элемент 17 к шине нулевого потенциала 20. При этом амплитуда

импульса тока, установленна  с помощью ограничительного элемента 17, подобрана таким образом, что произойдет «выжигание или самого элемента пам ти 22 или его обычной, или нихромовой перемычки

матрицы ПЗУ 21 на БИСах или «выжигание плавкой св зи в резисторных матрицах ПЗУ. По окончании «выжигани  с выхода элемента ИЛИ-ПЕ 18 на вход счетчика адреса 1 поступит сигнал разрешени 

перехода к следующему адресу и т. д. до тех пор, пока все элементы пам ти 22 матрицы ПЗУ 21 не будут запрограммированы в соответствии с многофункциональной таблицей истинности.

Предложенное устройство дл  программировани  матриц ПЗУ позвол ет проводить автоматическое программирование не заводом-изготовителем, а непосредственно самим потребителем. Это позвол ет достигнуть большой экономической эффективности , гибкости в использовании, повысить производительность труда и расширить сферу применени  ПЗУ. Так, кроме традиционного хранени  констант , микропрограмм и преобразований, потребитель может широко использовать ПЗУ дл  упрощени  комбинационных и последовательных синхронных и асинхронных схем в различных машинах и устройствах

как вычислительной техники, так и автоматического управлени  и регулировани .

При этом предложенное устройство позвол ет определить момент окончани  «выжигани  и произвести переход к следующему адресу программы, что повышает достоверность и надежность «выжигани  элементов пам ти матриц ПЗУ.

Предложенное устройство также позвол ет повысить достоверность записи программы в матрицу ПЗУ и надежность работы устройства в целом. При выпуске изделий в количестве 200 штук может быть достигнут экономический эффект пор дка 100 тыс ч рублей.

Claims (1)

1. Формула изобретени 

   Устройство дл  программировани  блоков посто нной пам ти, содержащее счетчик адресов, первый вход которого соединен