SU1177819A1

SU1177819A1 - Устройство дл ввода-вывода информации

Info

Publication number: SU1177819A1
Application number: SU843707566A
Authority: SU
Inventors: Намик Алиаскер Оглы Мамедов; Владимир Исаакович Барам; Давид Исаакович Бесантин; Борис Николаевич Смоленков
Priority date: 1984-03-06
Filing date: 1984-03-06
Publication date: 1985-09-07

Abstract

УСТРОЙСТВО ДЛЯ ВВОДА-ВЫВОДА ИНФОРМАЦИИ, содержащее элемент сравнени , первый и второй триггеры, первьм и второй регистры, первые входы-выходы которых вл ютс Первым и вторым информационными входами-выходами устройства соответственно, одни входы элемента сравнени вл ютс адресными входами устройства, другие входы и вторые входы-выходы первого и второго регистров вл ютс третьим информационным входомвыходом устройства, отличающеес тем, что, с целью упрощени устройства оно содержит элемент задержки, элемент ИЛИ, формирователь, выход элемента сравнени вл етс первым управл ющим выходом устройства , и соединен с входом установки в 1 первого триггера, синхровход которого вл етс первым стробирующим входом устройства, а выход - вл етс вторым управл ющим выходом устройства и подсоединен к входу установки в 1 стробируюпдим входом устI ройства, а выход - вл етс третьим управл ющим выходом устройства и че (Л рез элемент задержки подключен к первому входу элемента ИЛИ, второй вход которого вл етс входом установки устройства, а выход через формирователь подключен к входам установки в О первого и второго триггеров первьй и второй входы чтение-запись и первый и второй управл ющие входы первого и второго регистров вл ютс соответствующими управл ющими входами устройства. СХ) ;о

Description

1 1 Изобретение относитс к вычислительной технике и может быть использовано дл реализации задач непосред ственного цифрового управлени в сос таве АСУТП на базе микро-ЭВМ в реальном масштабе времени. Целью изобретени вл етс упроще ние устройства. На фиг. 1 приведена схема уст- . ройства; на фиг. 2 и 3 - временные диаграммы синхронного вывода и синхронного (асинхронного) ввода. Устройство содержит элемент 1 сравнени , формирователь 2 задани адреса, блок 3 управлени , первый и второй триггеры А и 5 первый и второй элементы ШШ 6 и 7, элемент 8 задержки, диод, резистор, конденса торы 9-11, первый и второй регистры 12 и 13, первый и второй информационные входы-выходы 1А-1, 14-2 устройства, входы-выходы 15 и 16 первого и второго регистров 12 и 13 адресный вход 17 элемента 1 сравнени , первьш управл ющий выход ,первый и второй стробирующий и установочный входы, второй управл ющий выход, первьш вход чтение-запись, первый и второй управл юшие входы, второй вход чтение-запись, третий управл юП1ий выход устройства 1.8-27 соответст венно. Устройство в режиме синхронного вывода данных из микро-ЭВМ (асинхрон ный режим вывода дл устройства с пам тью не используетс из-за, низкой помехозащиты) работает следующим образом. Через шины элемента 1 используютс дл задани адреса в двоичном коде . Адрес задаетс распайкой перемычек на формирователе 2 задани адреса . По входу 17 поступает адрес от микро-ЭВМ. Вход 17 соединен с вхо дами-выходами 15 и 16 (возможно подключение к любым следующим четверкам информационных шин дл образовани следующих трех полей адресов). Таким образом, несмотр на наличие всего лишь четырех адресных шин при работе устройства 16-разр дной микро-ЭВМ возможно задание 60 независи . мых адресов (адреса 0000 желательно не использовать) путем образовани четырех полей адресов (4 4 шины) с помощью внешней коммутации входов выходов. 92 Выход 18 можно использовать дл контрол правильности адресации путем подключени дополнительного устройства ввода-вывода. Работа устройства происходит в два цикла. Вначале микро-ЭВМ на вход 17 выставл ет адрес внешнего устройства ввода-вывода. При совпадении выставленного адреса с, заданным на выходе 18 по вл етс логическа 1 (фиг .2 ). На внешнем разъеме сигнал логическа 1 коммутируетс посто нно с входа 24, а логический О - с входа 25. От микро-ЭВМ поступает служебный сигнал на вход 19 (фиг.26), который стробирует занесение логической 1 в первый триггер 4 блока 3 управлени (в триггерах других устройств ввода-вывода записываетс логический О). На выходе 22 (фиг.2) первого триггера 4 по вл етс логическа 1, котора разрешает через вход 23 запись информации по входам-вькодам 15 и 16. На внешнем разъеме соедин ютс перемычкой вход 23 и выход 22. Следующим циклом микро-ЭВМ выставл ет по входам-выходам 15 и 16 информахщю (фиг.2с1), а затем вьщает сигнал на вход 20 (фиг.22). На выходе 27 (фиг.2е) по вл етс логическа 1, котора производит запись информации в регистры устройства и по вл етс на выходе (фиг.2.). На внешнем разъеме соедин ютс перемычкой выход 27 и вход 26. Одновременно начинаетс зар д конденсатора 11 (фиг.1) через резистор 10 и обратное сопротивление закрытого диода 9. По достижении уровн 41огической 1 (точнее уровн срабатывани элементов ИЛИ 6 и 7) триггеры-4 и 5 блока 3 управлени возвращаютс в исходное состо ние (создаетс интервал времени при приеме информации и вьвдаче сигналов управлени ). Записанна информаци при включенном источнике питани может хранитьс достаточно долго и измен тьс в последующих циклах по мере надобности . Работа устройства на ввод в синхронном и асинхронном режимах аналогична (фиг.З),. Отличие лишь в том что при синхронном режиме ввода сигнал логический О на внешнем разъеме коммутируетс посто нно с входов 24 и 25, а входы 23 и 26 и вы-, ход 22 соедин ютс перемычкаьш. При асинхронном вводе сигнал логическа на внешнем разъеме коммутируетс посто нно с входа 25, логический О т с входов 24 и 26, а выход 22 и вход 23 соедин ютс перемычкой Отличие режима ввода от вьтода в том, что в режиме ввода адрес подаетс отдельно и входами устройства служат входы-выходы 14-1 и 14-2, а выходами с трем состо ни ми - входы-выходы 15 и 16, 194 Изменение направлени подачи информащш осуществл етс изменением обв зки внешних выводов. Это позвол ет определ ть конкретное функциональное назначение устройства ( ввод или вьгоод), место его установки , имеющее соответствующую обв зку выводов. Использование предлагаемого изобретени даст возможность получить положительный эффект за счет уменьшени количества элементов схемы по сравнению с известным устройством.

21

(КО)

15

i

л

в разр fj

f

ш:

Гж:

f X NX /

16

О

13

8разр.

rU

8 разр.

Ч 7ч

. дрозр.

Фиг.1

и

Лео ,

б 1

и,

CQS 1

д 1

е /

&в

ж 1

Фиг.г

Адрес

If,

,

7 О

К.

3 состо ние

О

/ состо ние

Данные

фиг.З

Claims

УСТРОЙСТВО ДЛЯ ВВОДА-ВЫВОДА ИНФОРМАЦИИ, содержащее элемент сравнения, первый и второй триггеры, первый и второй регистры, первые входы-выходы которых ЯВЛЯЮТСЯ Первым и вторым информационными входами-выходами устройства соответственно, одни входы элемента сравнения являются адресными входами устройства, другие входы и вторые входы-выходы первого и второго регистров являют- ся третьим информационным входомвыходом устройства, отличающееся тем, что, с целью упрощения устройства оно содержит элемент задержки, элемент ИЛИ, формирователь, выход элемента сравнения является первым управляющим выходом устройства. и соединен с входом установки в 1 первого триггера, синхровход которого является первым стробирующим входом устройства, а выход - является вторым управляющим выходом устройства и подсоединен к входу установки в ”1 стробирующим входом устройства, а выход - является третьим § управляющим выходом устройства и через элемент задержки подключен к первому входу элемента ИЛИ, второй вход которого является входом установ ки устройства, а выход через формирователь подключен к входам установки в ”0 первого й второго триггеров, первый и второй входы чтение-запись и первый и второй управляющие входы первого и второго регистров являются соответствующими управляющими входами устройства.

1 1177819 2