SU955059A1 - Микропрограммное устройство управлени - Google Patents
Микропрограммное устройство управлени Download PDFInfo
- Publication number
- SU955059A1 SU955059A1 SU803231797A SU3231797A SU955059A1 SU 955059 A1 SU955059 A1 SU 955059A1 SU 803231797 A SU803231797 A SU 803231797A SU 3231797 A SU3231797 A SU 3231797A SU 955059 A1 SU955059 A1 SU 955059A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- address
- input
- output
- register
- information input
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
1
Изобретение относитс к вычислительной технике и может быть использовано при построении микропрограммных электронно-вычислительных машин (ЭВМ).
В насто щее врем большинство ЭВМ; (особенно мини- и микро-ЭВМ) реализовано с использованием принципов микропрограммного управлени .
Известно устройство управлени , содержащее арифметический блок, матрицу микроопераций, матрицу микропрограмм, счетчик команд, регистр адреса передачи управлени , дешифратор регистр адреса возврата, группу элементов И и группу элементов ,
Недостаток данного устройства ущ)авлени - невозможность выполнени команД| не вход щих в основной набор команд ЭВМ,
Наиболее близким к предлагаемому по технической сущности вл етс устройство управлени , в состав которого вход т регистр команд, формирователь адреса микрокоманд, регистр микроко2
манд и микропрограммное запоминающее устройство (ЗУ). В процессе работы с ЭВМ у потребител часто возникает необходимость ввода в основной набор команд ЭВМ новых команд, соответствующих работе ЭВМ в конкретной системе 2 .
Недостатком известного устройства управлени вл етс отсутствие возмож р кости расширени основного набора команд силами потребител .
Цель изобретени - расширение функциональных возможностей устройства за счет увеличени набора команд.
J5 Поставленна цепь достигаетс тем, что микрохфограммное устройство управлени , содержащее регистр команд, регистр микрокоманд, блок посто нной пам ти и форлгрователь адреса мюфокоманд пер20 вый информационный вход которого подкгаочен к выходу регистра команд, второй информационный вход - к выходу блока посто нной хгам тн, третий информационный вход - к входу логических условий устройства, управл ющий вход - к выходу регистра микрокоманд, а выход формировател адреса микрокоманд подключен к адресному входу блока посто ш ной пам ти, вьхход которого соединен с входом регистра микрокоманд, выход которогю подключен к управл ющему входу регистра команд, дополнительно содержит регистр адреса, коммутатор адреса, дешифратор адреса и блок оперативной пам ти, причем выход регистра адреса подключен к первому информационному входу коммутатора, второй информационный вход которого соединен с входом дешифратора .адреса и выходом формировател адреса микрокоманд, управл ющий вход коммутатора адреса подключен к выходу дешифратора адреса и к управл ющему входу блока оперативной пам ти, адресный вход которого подключен к выходу коммутатора адреса, информационный вход блока оперативной пам ти соединен с; информационным входом регистра адреса и вл етс информационным входом устройства, а вы (ход - со вторым информационным входом формировател адреса микрокоманд. На чертеже приведена структурна схе ма предаагаемого устройства управлени . Микропрограммное устройство управлени содержит регистр 1 команд, формирователь 2 адреса микрокоманд, регистр 3 микрокоманд, блок .4 посто нной пам . ти, регистр 5 адреса, коммутатор б адреса , дешифратор 7 адреса и блок 8 оперативной пам ти. Вход регистра 5 адреса и первый вход блока 8 соединены с шино ввода-вывода ЭВМ, выход регистра 5 адреса соединен с первьхм входом коммутатора 6 адреса, второй вход которого соединен с выходом формировател 2, а третий вход соединен с выходом дешифратора 7 адреса и вторым входом блока 8, вход дешифратора 7 соединен также с выходом формировател 2, выход коммутатора 6 соединен с третьим входом бдока 8, выход которого подсоединен к выходу блока 4 по схеме МОНТАЖНОЕ ИЛИ. Предлагаемое устройство работает следующимобразом. Пусть блок 4 содержит Л чеек (т.е. хранит М микроко1анд ), а блок 8 содержит N чеек. Тогда общий объем микропрограммных запоминающих устройств равен М + N , а фор . мирователь 2 адреса микрокоманд должен формировать адрес длиной не менее 2 Og 2 ( М + N ) двоичных разр дов. Если потребитехцг ЭВМ работает с основным набором команд в соответствии с набором микропрограмм, хран оцихс посто нно в микропрограммном ЗУ 4, то работа предлагаемого устройства полностью соответствует работе известного устройства управлени , поскольку формируемые при этом адреса (А) микрокоманд удовлетвор ют условию О ё А М-1. При необходимости потребитель может ввести новые команды в основной набор команд ЭВМ. Дл этого ему необходимо занести в блок 8 новьге микропрограммы, соответствующие вводимым командам. Поскольку блок 8 подсоединен к шине ввода-вывода ЭВМ, то дл ЭВМ оно вл етс обычньм периферийным устройством и информаци в блок 8 может быть введена из ЭВМ посредством команд ввода-вьгоода, вход щих в основной набор команд ЭВМ. Если длина микрокоманды равна или меньше длины информационных слов, передаваемых по шине ввода-вывода ЭВМ, то дл записи одной микрокоманды в блок 8 требуетс два такта ввода-вы-, вода ЭВМ. Во врем первого такта осуществл етс пересылка адреса записи в регистр 5, а во врем второго такта осуществл етс запись микрокоманды в блок 8 по прин тому ранее адресу. При этом коммутатор 6 передает на второй вход блока 8 содержщуюе регистра 5. Подобным образом осуществл етс запись дополнительных микропрограмм общим объемом не более W чеек в блок 8. В процессе работы на вход дешифратора 7 поступает адрес следующей микрокоманды из формировател 2 адреса микроко:манды . Если адрес микрокоманды, форми- руемый формирователем 2 относитс к области основных микропрограмм (О А6 М - 1), то выходной сигнал дешифратора 7 переключает коммутатор 6 адреса в режим пропуска кода от регистра 5 и одновреме1шо блокирует по второму входу блока 8 в peжшvI считывани , исключа тем самым возможность параллельной работы блока 4 и блока 8. Если адрес следующей микрокоманды из формировател 2 относитс к области дополнительных , микропрограмм ( М А N .r-l), то выходной сигнал д ифратора 7 переключает коммутатор 6 в режим гфопуска кода с выхода формировател 2 адреса микрокоманд на третий (адресный) вход блока 8 и одновремезшо по второму входу блока 8 разрешает режим считывани . Поскольку блок 4 не содержит чеек с адресами Л -1, то считыва
Claims (1)
- Формула изобретения 20Микропрограммное устройство управления, содержащее регистр команд, бпор постоянной памяти, формирователь адреса микрокоманд, первый информационный 25 вход которого подключен к выходу регистра команд, второй информационный вход к выходу блока постоянной памяти, третий информационный вход - к входу логических условий устройства управляющий 5® вход - к выходу регистра микрокоманд, а выход ‘формирователя адреса микрокоманд подключен к адресному входу блока постоянной памяти, выход которого сое динен с входом регистра микрокоманд, выход которого подключен к управляющему входу регистра команд, информационный вход которого соединен с входом кода текущей команды устройства, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет увеличения набора команд, оно дополнительно содержит регистр адреса, коммутатор адреса, дешифратор адреса и блок оперативной памяти, причем выход регистра адреса подключен к первому информационному входу коммутатора, второй информационный вход которого соединен с входом дешифратора адреса и выходом формирователя адреса микрокоманд, управляющий вход коммутатора адреса подключен к выходу дешифратора адреса и управляющему входу блока оперативной памяти, адресный вход которого подключен к выходу коммутатора адреса, информационный вход блока оперативной . памяти соединен с информационным входом регистра адреса и является информационным входом устройства, а выход - со вторым информационным входом формирователя адреса микрокоманд.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803231797A SU955059A1 (ru) | 1980-11-26 | 1980-11-26 | Микропрограммное устройство управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803231797A SU955059A1 (ru) | 1980-11-26 | 1980-11-26 | Микропрограммное устройство управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU955059A1 true SU955059A1 (ru) | 1982-08-30 |
Family
ID=20937110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU803231797A SU955059A1 (ru) | 1980-11-26 | 1980-11-26 | Микропрограммное устройство управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU955059A1 (ru) |
-
1980
- 1980-11-26 SU SU803231797A patent/SU955059A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4361868A (en) | Device for increasing the length of a logic computer address | |
US3886523A (en) | Micro program data processor having parallel instruction flow streams for plural levels of sub instruction sets | |
KR880000298B1 (ko) | 멀티워어드 메모리 데이타 스토리지 및 어드레싱 기법및 장치 | |
US4460972A (en) | Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip | |
US4047245A (en) | Indirect memory addressing | |
JPH0731626B2 (ja) | プロセツサ−を高容量記憶装置に接続するための電子回路 | |
JPS623461B2 (ru) | ||
JPS6122817B2 (ru) | ||
SU955059A1 (ru) | Микропрограммное устройство управлени | |
EP0057096A2 (en) | Information processing unit | |
KR910001708B1 (ko) | 중앙처리장치 | |
RU2066067C1 (ru) | Центральный процессор для многопроцессорной вычислительной системы | |
GB1380750A (en) | Control unit for a data processing system | |
SU947866A1 (ru) | Устройство управлени пам тью | |
SU1564633A1 (ru) | Устройство адресации оперативной пам ти | |
SU741269A1 (ru) | Микропрограммный процессор | |
SU951309A1 (ru) | Устройство дл управлени подпрограммами | |
SU1410028A1 (ru) | Устройство выборки команд процессора | |
SU970368A1 (ru) | Устройство управлени | |
JPH11340816A (ja) | 電子カウンタ | |
SU1418720A1 (ru) | Устройство дл контрол программ | |
SU951991A1 (ru) | Вычислительна машина | |
SU1462348A1 (ru) | Процессор дл реализации операций над элементами нечетких множеств | |
SU1195364A1 (ru) | Микропроцессор | |
SU1737456A1 (ru) | Стековое запоминающее устройство |