SU951309A1 - Устройство дл управлени подпрограммами - Google Patents
Устройство дл управлени подпрограммами Download PDFInfo
- Publication number
- SU951309A1 SU951309A1 SU802982604A SU2982604A SU951309A1 SU 951309 A1 SU951309 A1 SU 951309A1 SU 802982604 A SU802982604 A SU 802982604A SU 2982604 A SU2982604 A SU 2982604A SU 951309 A1 SU951309 A1 SU 951309A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- address
- command
- output
- register
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
. Изобретение относитс к вычислительной технике и может быть использовано в устройствах управлени ЭВМ.
Известно устройство дл управлени подпрограммами, содержащее регистр команд, счетчик команд, накопитель и клапаны 1
Его недостаток - необходимость резервировани в каждой подпрограмме чейки дл команды возврата к основной программе.
Наиболее близким по технической сущности и достигаемому результату к изобретению вл етс устройство, содержащее три регистра команд, счетчик команд, клапаны и накопитель .
При реализации этим устройством команды возврата к основной программе необходимы следующие обращени к накопителю: выборка содержимого чейки с адресом А1, засылка содержимого одного регистра команд по адресу А1, засылка содержимого другого регистра команд по адресу A3 2.
однако, второе обращение к накопителю не вл етс необходимым, а определ етс конструкцией устройства. Вследствие этого устройство обладает избыточным числом обращений к накопителю , что затрудн ет его использование в других цел х, например в цел х обмена информацией с внешними устройствами низким быстродействием при выполнении команды возврата к основной программе, так как требуетс лишнее обращение к накопителю .
Цель изобретени - сокращение числа обращений к накопителю и повышение быстродействи устройства. Поставленна цель достигаетс тем, что в устройстве дл управлени подпрограммами, содержащем три регистра команд, счетчик команд, восемь элементов И и блок пам ти, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с первым тактовым входом устройства, а выход с входом первого регистра команд, выход которого подключен к первому входу второго элемента И, второй вход которого соединен с вторым тактовым входом устройства, а выход - с первым информационным входом блока пам ти , второй информационный вход которого соединен с выходе третьего элемента И, первый-вход которого 30 подключен к выходу второго регистра;
первый вход которого соединен с первыми входами четвертого, п того и шестого элементов И и третьим тактовым входсм устройства, четвертый тактовый вход устройства соединен с первым входом седьмого элемента И, выход которого соединен с входом счетчика команд, выход которого подключен к второму входу четвертого элемента Невыход которого соединен с вторым входом второго регистра команд, третий вход которого подключен к выходу п того элемента И, второй вход которого соединен с первым выходом третье1хэ регистра команд и первым входом восьмого элемента И, второй вход которого соединен с п тым тактовым входом устройства , а выход - с первым адресным входом блока пам ти, второй адресный вход которого соединен с четвертым входом второго регистра команд и выходом шестого элемента И,второй вход которого подключен к второму выходу третьего регистра команд, третий выход которого соединен с вторым входом седьмого элемента И, второй вход третьего элемента И соединен с шестым тактовым входом устройства .
На чертеже представлена схема устрбйства.
Оно содержит регистры 1-3 команд, счетчик 4 команд, элементы И 5-12, блок пам ти 13 и входы 14-19.
Устройство работает следующим образом.
На регистр 2 команд поступает команда обращени к подпрограмме. Она имеет вид:
0; А1, А2, A3, где О - код операции переход с
возвратом ,
А1 - адрес, по которому записываетс содержимое чейки, следующей непосредственно за последней командой подпрограммы ;
А2 - начашьный адрес подпрограммы;
A3 - адрес, следующий непосредственно за последней командой подпрогрё№ мы.
Если команда обращени к подпрограмме находитс в блоке пам ти 13 по адресу К , то управление передаетс по адресу А2, содержимое чейки пам ти с адресом A3 записываетс по адресу А1, а по адресу A3 записываетс команда возврата к основной программе и восстановлени прежнего содержимого чейки АЗ следующего вида:
В, А1, К+ 1, A3,
где В - код операции, при выполнений которой происходит передача управлени основной программе в чейку
(К + 1) и перезапись содержимого чейки А1 в чейку A3.
При выполнении команды обращени к подпрограмме сигналом с входа 17 устройства на регистре 3 команд формируетс команда возврата к основной программе, причем по четвертому вход этим сигналом формируетс код операции безусловной передачи управлени с пересылкой, по первому входу заноситс значение адреса А1, по второму входу - содержимое счетчика 4 команд (К + 1), Этим же сигналом значение адреса A3 подаетс на адресный вход блока пам ти 13 и на третий вход регистра 3 команд. По разрешающему сигналу с входа 14 содержимое чейки A3 заноситс в регистр 1 команд. По сигналу с входа 19 происходит запись сформированной команды возврата из регистра 3 команд в блок пам ти 13 по адресу A3. По сигналу на входе 13 значение адреса А2 попадает в счетчик 4 команд, чем осуществл етс переход к начальному адресу подпрограммы. Сигналом с входа 18 осуществл етс передача адреса А1 на адресный вход блока пам ти 13 а по сигналу с входа 15 происходит запись содержимого регистра 1 команд по адресу А1. Этим завершаетс обращение к подпрограмме.
При выполнении команды возврата к основной программе под действием последовательности сигналов на входах 18, 14, 17, 15 и 16 устройства реализуютс операции: подача адреса А1 на адресный вход блока пам ти 13, запись содержимого чейки А1 в регистр 1 команд, подача адреса A3 на адресный вход блока пам ти 13, запись содержимого регистра 1 команд в чейку A3, занесение значени (К + 1) в счетчик команд, чем осуществл етс переход к продолжению выполнени основной программы.
Таким образом, в предлагаемом устройстве сокращено число обращений к блоку пам ти, что освобождает его дл обмена информацией с другими устройствами ЭВМ. Кроме того, предлагаемое устройство по сравнению с прототипом обладает большим быстродействием , так как исключаетс одно обращение к накопителю при возврате к основной прог,рс1мме.
Claims (1)
- Формула изобретениУстройство дл управлени подпрограммами , содержащее три регистра команд, счетчик , восемь элементов И и блок пам ти, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с первым тактовым входом 65 устройства, а выход соединен с входом
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802982604A SU951309A1 (ru) | 1980-09-18 | 1980-09-18 | Устройство дл управлени подпрограммами |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802982604A SU951309A1 (ru) | 1980-09-18 | 1980-09-18 | Устройство дл управлени подпрограммами |
Publications (1)
Publication Number | Publication Date |
---|---|
SU951309A1 true SU951309A1 (ru) | 1982-08-15 |
Family
ID=20917938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802982604A SU951309A1 (ru) | 1980-09-18 | 1980-09-18 | Устройство дл управлени подпрограммами |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU951309A1 (ru) |
-
1980
- 1980-09-18 SU SU802982604A patent/SU951309A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4149242A (en) | Data interface apparatus for multiple sequential processors | |
US4780819A (en) | Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory | |
US4005391A (en) | Peripheral interrupt priority resolution in a micro program data processor having plural levels of subinstruction sets | |
JPS5933553U (ja) | プロセツサ | |
EP0198231A3 (en) | Data processor with parallel instruction control and execution | |
KR880001646B1 (ko) | 수치제어 장치에 있어서의 로딩방식 | |
US4047245A (en) | Indirect memory addressing | |
JPS623461B2 (ru) | ||
US4974157A (en) | Data processing system | |
SU951309A1 (ru) | Устройство дл управлени подпрограммами | |
RU2066067C1 (ru) | Центральный процессор для многопроцессорной вычислительной системы | |
JPS57130150A (en) | Register control system | |
SU942024A1 (ru) | Устройство дл управлени подпрограммами | |
SU771655A1 (ru) | Устройство управлени обменом | |
SU955059A1 (ru) | Микропрограммное устройство управлени | |
SU634278A1 (ru) | Устройство дл управлени подпрограммами | |
KR0164769B1 (ko) | 시스템 프로그램 실행 방법 | |
SU1124316A1 (ru) | Микро-ЭВМ | |
JPS55154623A (en) | Input and output control system | |
JPS62279438A (ja) | トレ−ス回路 | |
SU987624A1 (ru) | Устройство дл модификации адресов при отладке программ | |
SU618744A1 (ru) | Устройство дл первичной обработки информации | |
SU1451710A1 (ru) | Устройство обработки информации | |
SU1737456A1 (ru) | Стековое запоминающее устройство | |
JPH03256127A (ja) | マイクロプロセッサシステム |