SU942024A1 - Устройство дл управлени подпрограммами - Google Patents
Устройство дл управлени подпрограммами Download PDFInfo
- Publication number
- SU942024A1 SU942024A1 SU803211875A SU3211875A SU942024A1 SU 942024 A1 SU942024 A1 SU 942024A1 SU 803211875 A SU803211875 A SU 803211875A SU 3211875 A SU3211875 A SU 3211875A SU 942024 A1 SU942024 A1 SU 942024A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- command
- address
- register
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
I
Изобретение относитс к вычислительной технике и может быть использовано в устройствах управлени ЭВМ.
Известно устройство дл управлени подпрограммами, содержащее регистр команд, счетчик команд, накопитель и клапаны Т о
Недостаток этого устройства - необходимость резервировани в каждой подпрограмме чейки дл команды возврата к основной программе.
Наиболее близким по технической сущности и достигаемому результату к предлагаемому вл етс устройство, содержащее три регистра команд, счетчик команд, клапаны и накопитель 24.
Вследствие разнотипности операций при реализации команд обращени к подпрограмме и возврата к основной программе усложн етс блок управлени известным устройством. Следовательно , недостатком известного устройства вл ютс большие аппаратурные затраты на блок управлени .. i
Цель изобретени - упрощение управлени устройством за счет сведени команд обращени к подпрограмме и возврата к основной программе к однотипным командам.
Claims (2)
- Поставленна цель достигаетс тем, что в устройство дл управлени подпрограммами, содержащее три регистра команд, счетчик команд, восемь элементов И и блок пам ти, выход которого соединен с первым входом первого элемента И, выход которого соединен со входом первого регистра команд, выход которого соединен с первым входом второго элемента И, выход которого с;оединен с первым информационным входом блока пам ти, второй информационный вход которого соединен с зыходом третьего элемента И, первый вход которого соединен с выходом второго регистра команд, первый вход которого соединен с выходом четвертого элемента, И, первый вход которого соединен с выходом счетчика команд вход которого соединен с выходом п того элемента И, первый вход которого соединен с первым выходом третьего регистра команд, второй выход которого соединен с первым входом ш того и первым входом седьмого элементов И, выход которого соединен с первым адресным входом блока пам ти, второй адресный вход которого соединен с выходом восьмого элемента И, первый вход которого соединен ,с третьим выходом третьего регистра ;команд, второй вход первого элемента И соединен с первым тактовым входом устройства, второй тактовый вход которого соединен с вторым вхо дом второго элемента И, второй вход седьмого элемента И соединен с третьим тактовым входом устройства, вторые входы четвертого, п того, шестого и восьмого элементов И объединены и подключены к четвертому тактовому входу устройства, п тый тактовый вход которого соединен с вторыми входами третьего и п того элементов И, введен дев тый элем мент И, первый вход которого подключен к четвертому выходу третьего регистра команд, второй вход дев то го элемента И соединен с четвертым тактовым входом устройства, выход дев того элемента И соединен с вторым , входом второго регистра команд, третий вход которого соединен с выходом четвертого элемента И, а четвертый вход - с выходом шестого элемента И, На чертеже представлена схема устройства. Устройство содержит регистры 1-3 команд, счетчик k команд, элементы И 5-12, блок 13 пам ти, элемент И 14 и входы 15-19о Устройство работает следующим образом. На регистр 2 команд поступает команда обращени к подпрограмме. Она имеет вид О, А1, А2, A3, где О - код операции; Р( адрес, по которому записы-ваетс содержимое чейки, следующей непосредственно за последней командой подпрограммы; А2 - начальный адрес подпрограммы; A3 - адрес, следующий непосред:;ственно .за последней командой подпрограммы. Если команда обращенна к подпрограмме находитс в блоке 13 пам ти по адресу К, то управление передаетс по адресу А2, содержимое чейки пам ти с адресом A3 записываетс по адресу А1, а по адресу АЗ записываетс команда возврата к основной программе и восстановлени прежнего содержимого чейки A3 следующего вида О, A3, К+1, А1 Привыполнении этой команды происходит передача управлени основной программе в чейку К+1 и перезапись содержимого чейки А1 в чейку АЗ. При выполнении команды обращени к подпрограмме под действием последовательности сигналов на входах 18, 15, 19, 17 и 16 реализуютс соответственно следующие операции. В регистре 3 команд формируетс команда возврата к основной программе и значение A3 подаетс на адресный вход блока 13 пам ти. Содержимое чейки с адресом A3 записываетс в регистр 1 команд. Команда возврата к основной программе из регистра 3 команд заноситс в блок 13 пам ти по адресу A3, и значение А2 записываетс в счетчик k команд, чем осуществл етс переход к начальному адресу подпрограммы. Значение А1 подает с на адресный вход блока 13 пам ти. Содержимое регистра 1 команд заноситс в блок 13 пам ти по адресу А1, При выполнении команды возврата к основной программе под действием пой же последовательности сигналов реализуютс следующие операции; В регистре 3 формируетс команда, что определ етс конструкцией устройства , но эта команда не вл етс необходимой, и значение А1 подаетс на адресный вход блока 13 пам ти. Содержимое чейки с адресом А1 записыг ваетс в регистр 1 команд. Содержимое регистра 3 команд заноситс в блок 13 пам ти по адресу А1, и значение K+l записываетс в счетчик команд, чем осуществл етс переход к продолжению выполнени основной программы. Значение A3 подаетс на адресный вход блока 13 пам ти.Содер жимое регистра 1 команд заноситс в блок 13 пам ти по адресу A3. Таким образом, команды обращени к подпрограмме и возврата к основной программе реализуптс одинаково Это позвол ет сократить аппаратурны затраты на создание блока управлени предлагаемым устройством и уменьшит число необходимвх типов команд на единицу, в результате чего по вл ет с возможность ввести одну новую ко манду в систему команд ЭВМ при том же количестве разр дов дл кода опе рации. Формула изобретени Устройство дл управлени подпрограммами , содержащее три регистра команд, счетчик команд, восемь элементов И и блок пам ти, выход которого соединен с первым входом первого элемента И, выход которого соединен с входом первого регистра команд,, выход которого соединен с первым входом второго элемента И, выход которого соединен с первым информационным входом блока пам ти, второй информационный вход которого соединен с выходом третьего элемента И, первый вход которого соединен с выходом второго регистра команд, первый вхоп которого соединен с выходом четвертого элемента И, первый вход ко:горого соединен с выходо счетчика команд, вход которого соединен с выходом п того элемента И, первый вход которого соединен с первым выходом третьего регистра команд, второй выход которого сое21 6 динен с первым входом шестого и; первым входом седьмого элементов И, выход которого соединен с первым адресным входом блока пам ти, второй адресный вход котооого соединен с выходом восьмого элемента И, первый вход которого соединен с третьим выходом третьего регистра команд, второй вход первого элемента И соепинен с первым тактовым входом устройства , второй тактовый вход которого соединен с вторым входом второго элемента И, второй вход седьмого элемента И соединен с третьим тактовым входом устройства, вторые входы четвертого, п того, шестого и восьмого элементов И объединены и подключены к четвертому тактовому входу устройства, п тый тактовый вход которого соединен с вторыми входами третьего и п того элементов И, отличающеес тем, что, с целью упрощени устройства, в него введен дев тый элемент И, первый вход которого подключен к четвертому выходу третьего регистра команд, второй вход дев того элемента И соединен с четвертым тактовым входом устоойства, выход дев того элемента И соединен с вторым входом второго регистра- команд, третий вход которого соединен с выходом четвертого элемента И, а четвертый вход - с выходом шестого элемента И. Источники ин(Ьормации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР N179113, кл. G Об F Э/(, 1972.
- 2.Авторское свидетельство СССР № , кл. G Об F 9/А6, 1978 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803211875A SU942024A1 (ru) | 1980-10-27 | 1980-10-27 | Устройство дл управлени подпрограммами |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803211875A SU942024A1 (ru) | 1980-10-27 | 1980-10-27 | Устройство дл управлени подпрограммами |
Publications (1)
Publication Number | Publication Date |
---|---|
SU942024A1 true SU942024A1 (ru) | 1982-07-07 |
Family
ID=20929673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU803211875A SU942024A1 (ru) | 1980-10-27 | 1980-10-27 | Устройство дл управлени подпрограммами |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU942024A1 (ru) |
-
1980
- 1980-10-27 SU SU803211875A patent/SU942024A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4334269A (en) | Data processing system having an integrated stack and register machine architecture | |
KR860001434B1 (ko) | 데이타 처리시 스템 | |
US4780819A (en) | Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory | |
US3969704A (en) | Word transformation apparatus for digital information processing | |
US4047245A (en) | Indirect memory addressing | |
GB1061546A (en) | Instruction and operand processing | |
JPS6122817B2 (ru) | ||
SU942024A1 (ru) | Устройство дл управлени подпрограммами | |
US4974157A (en) | Data processing system | |
KR19990037571A (ko) | 단일 주기 내에 간접 어드레싱 모드 어드레스를 출력하는 데이터 포인터 및 그 제공방법 | |
US4124892A (en) | Data processing systems | |
JPS6282402A (ja) | シ−ケンス制御装置 | |
RU2066067C1 (ru) | Центральный процессор для многопроцессорной вычислительной системы | |
SU951309A1 (ru) | Устройство дл управлени подпрограммами | |
JPS57130150A (en) | Register control system | |
SU732872A1 (ru) | Устройство дл формировани адресов | |
US5854919A (en) | Processor and its operation processing method for processing operation having bit width exceeding data width of bit storage unit | |
JPH0322161A (ja) | パーソナルコンピュータの拡張ボード制御方式 | |
JPS595496A (ja) | メモリプロテクト方式 | |
SU970378A1 (ru) | Устройство дл управлени пам тью микрокоманд | |
KR100199477B1 (ko) | 절약된 메모리를 갖는 전자제어 시스템 및 메모리 절약 방법 | |
SU1129613A1 (ru) | Устройство адресации многопроцессорной вычислительной машины | |
SU922742A1 (ru) | Устройство микропрограммного управлени | |
SU675418A1 (ru) | Устройство дл ввода информации | |
SU437074A1 (ru) | Устройство управлени цифровой вычислительной машины |