SU732872A1 - Устройство дл формировани адресов - Google Patents

Устройство дл формировани адресов Download PDF

Info

Publication number
SU732872A1
SU732872A1 SU772539006A SU2539006A SU732872A1 SU 732872 A1 SU732872 A1 SU 732872A1 SU 772539006 A SU772539006 A SU 772539006A SU 2539006 A SU2539006 A SU 2539006A SU 732872 A1 SU732872 A1 SU 732872A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
address
code
index
input
Prior art date
Application number
SU772539006A
Other languages
English (en)
Inventor
Леонид Маркович Сергийчук
Богдан Павлович Осидач
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU772539006A priority Critical patent/SU732872A1/ru
Application granted granted Critical
Publication of SU732872A1 publication Critical patent/SU732872A1/ru

Links

Landscapes

  • Exchange Systems With Centralized Control (AREA)

Description

Устройство относится к вычислительной технике и может быть использовано в ЦВМ для формирования адресов.
Известны устройства для формирования адресов, содержащие сумматор, регистр индексный, регистр базиса команд [!}.
Наиболее близким к изобретению является устройство для формирования адресов, содержащее блок управления, группа входов которого является первой группой 1£J входов устройства, группу индексных регистров, первые входы которых соединены с группой входов блока управления, вто—. рые входы группы индексных регистров подсоединены к первой группе выходов 15 блока управления, а третьи входы группы индексных регистров подключены ко второй группе выходов блока управления, регистр приема кодов, группа входов которого соответственно подключена к третьей труп- м пе выходов блока управления, первый вход регистра приема кодов является вторым входом устройства, второй вход подключен к выходу сумматора адреса, первый вход которого подключен к первому выходу регистра приема кодов, блок определения адреса обмена, группа входов которого является третьим входом устройства, а выходвыходом устройства. Индексные регистры предназначены для хранения базиса команд, являющегося физическим адресом первой команды обрабатываемого сегмента программы, базиса операндов, начального физического адреса констант, числа циклов, величины (Бк-Ам^ ), где Бк - базис команд; Ам^ - математический адрес первой команды участка программы, вводимого в оперативную память. Перед началом работы устройства из фиксированных адресов оперативной памяти в индексные регистры последовательно заносится соответствующая информация. При этом блок определения адреса обмена в соответствии с номером запрашиваемого канала формирует адрес обращения к памяти. Этот адрес поступает на выход устройства. Одновременно микропрограммный блок управления выдает сигнал на подготовку соответствую шего индексного регистра к приему койа. Содержимое фиксированной ячейки, памяти, адрес которой сформирован, поступает на вход устройства и фиксируется в регистре приема кода и регистре регенерации. По сигналу из микропрограммного блока управления происходит считывание кода из регистра регенерации и запись этого кода в подготовленный4 индексный регистр. Аналогичным образом, но по другим адресам, происходит заполнение остальных индексных регистров. После заполнения последнего индексного регистра выдается Сигнал окончания обмена и начинается работа системы по выполнению программы. Из центрального управления в устройство на первый вход индексного регистра базиса команд приходит сигнал считывания. Считанный код запоминается в регистре выдачи кода и поступает на первый вход сумматора адреса. Этот вход определяет работу сумматора с прибавлением единицы. Результат сложения, т.е. физический адрес, поступает на выход устройства. По нему происходит обращение к памяти. Кроме того, результат из выхода, предварительно усиленный, поступает на вход устройства и фиксируется в регистре регенерации и регистре приема кода. По сигналам из микропрограммного блока управления происходит считывание информации из регистра регенерации и запись ее по второму входу в подготовленный индексный регистр (в данном случае подготовлен индексный регистр базиса команд). Подготовка к записи того или иного индексного регистра определяется и выполняется центральным управлением. Таким образом, индексный регистр базиса команд подготовлен к следующему обращению. •Устройство работает аналогично при опросе индексного регистра начального физического адреса констант, т.е. в режиме формирования адреса констант. При обращении к индексному регистру, содержащему величину (Бк-Ам^), т.е. при формировании адреса условного и безусловного переходов (УП и БП), содержимое его записывается в регистр выдачи кода и попадает на второй вход сумматора адреса. Этот вход определяет режим сложения принятого кода с содержимым регистра приема кода, в котором записан математический адрес БП. или УП, полученный из памяти во время считывания команды. Результат сложения, т.е, физический адрес, выдается на выход устройства и по нему происходит обращение к памяти.
Аналогична работа устройства в режиме считывания индексного регистра базиса операндов. Поскольку индексные регистры величины (Бк-Ам^) >и базиса операндов выполнены с регенерацией, то в них всегда хранится значение, которое вводится туда при переходе на новый канал, а формируется перед вводом в оперативную память очередного массива обрабатываемых программ из внешней памяти. При организации циклов до начала циклической работы производится считывание индексного регистра числа циклов, в который предварительной командой записан код числа.циклов, и запись этого кода в регистр выдачи кода,· откуда код поступает на третий вход сумматора адреса. Этот вход определяет режим работы сумматора с вычитанием единицы. После каждого вычитания едйницы микропрограммный блок управления контролирует окончание цикла и выдает в центральное управление сигналы Цикл закончен либо Цикл не закончен. Восстановление содержимого индексного регистра числа циклов происходит так, же, как и при восстановлении индексных регистров при формировании адресов констант и команд. При переходе с работающего канала на запрашиваемый блок определения адреса обмена формирует адрес, по которому производится запись содержимого индексного регистра, и выдает его на выход устройства. Одновременно происходит считывание содержимого одного из индексных регистров и запись в регистр выдачи кода. Микропрограммный блок управления формирует сигнал на считывание регистра выдачи кода, содержимое которого попадает на выход устройства и заносится в память по указанному ранее адресу. В рассматриваемом режиме работа сумматора адреса производится, но результаты на выход не выдаются. Далее аналогичным образом, но по другим адресам, переписывают содержимое остальных индексных регистров. Когда в памяти зафиксируется содержимое последнего индексного регистра, начинается заполнение индексных регистров и работа системы по новому каналу, как описано выше [2].
Недостатком указанного устройства являются большие аппаратурные затраты на реализацию приема, выдачи и регенерации кода.
Цель изобретения - сокращение аппаратурных затпат устройства.
732372
Поставленная цель достигается тем, что выходы индексных регистров подключены ко второму входу сумматора адреса, а четвертые входы -к.первому выходу регистра приема кодов, второй выход ко- 5 торого подключен к выходу устройства.
Таким образом, прием, выдачу и регенерацию кода выполняет один регистр приема кода.
На чертеже представлена схема предла-Ю гаемого устройства.
Схема содержит индексный арифметический блок 1 и схему 2 управления. Индексный арифметический блок 1 состоит · из рабочих индексных регистров 3-7, ре- 15 гистра 8 приема кода и сумматора & адреса. В состав схемы 2 управления входят блок 10 определения адреса обмена и блок 11 управления. Индексные регистры 3-7 и блок 11 управления соединены 20 с центральным управлением системы шинами режима, подключенными к первому входу 12 устройства. Кроме того, блок 1 связан со вторым входом 13 устройства посредством регистра 8 приема кода. Сум-25 матор 9 адреса соединен вторым входом с выходами индексных регистров 3-7 шинами 14 и выходами с регистром 8 приема кода шинами 15. Регистр 8 приема д 30 кода первым выходом посредством шин lb соединен со вторым входом сумматора 9 и вторыми входами индексных регистров 3-7, а вторым выходом соединен шинами 17 с магистралью выдачи кода, подключенной к выходу 18 устройства. К магист-35 рали выдачи кода шинами 19 подключен также блок 10 определения адреса обмена. Блок 10 связан с центральным управлением, определяющим номер работающего канала, шинами переключения каналов, соединенными с третьим входом 20 устройства. Блок 11 управления связан с центральным управлением шинами режима (первый вход 12 устройства), с регистром 8 приема кода третьей группой шин 21, с цепями считывания индексных регистров 3-7 второй группой шин 22 и с цепями записи индкесных регистров 3-7 первой группой шин 23. 50
Каждая программа располагается в оперативной памяти системы в ячейках, следующих одна за другой, т.е. последовательно, Для того, чтобы начать обработ*ку какой-то программы, необходимо иметь $$ адрес первой команды программы. После выполнения первой команды к этому адресу нужно прибавить единицу для получения адреса второй команды и т.д. Посколь ку устройство для формирования адресов работает в мультипрограммном режиме, а программы пишутся в математических адресах, возникает необходимость различать, к какому каналу относится тот пли иной адрес. Под каналом понимается совокупность аппаратных и программных средств, предназначенных для обработки группы программ, объединенных по некоторому общему признаку принадлежности из всего множества программ. Для установления принадлежности каналу вводится величина, которая называется базисом команд. Эта величина постоянна в данной системе для каждого канала и является физическим адресом первой команды вводимого сегмента.
В индексном регистре 3 хранится значение базиса команды работающего в данный момент канала. Физический адрес команды условного и безусловного переходов формируется по правилу: Аф=Бк-Ам,+ +Ам, где Аф - физический адрес УП или БП; Бк - базис команд; Ам^- математический адрес первой команды участка программы, вводимого в память; Ам - математический адрес команды УП (БП).
Математический адрес УП и БП хранится в слове команды. Для хранения величины (Бк—Ам^ ) текущей программы предусмотрен индексный регистр 4. Для каждого канала в памяти отводится область для операндов. Они могут выбираться и заноситься туда в любом порядке. Чтобы сформировать физический адрес операнда необходимо иметь базис операндов и прибавлять к нему математический адрес операнда, который хранится в слове команды. Для хранения базиса операндов предусмотрен индексный регистр 5. При выполнении программ часто приходится иметь дело с циклическими режимами работы. В устройстве для формирования адресов нужно иметь данные о числе циклов и по мере прохождения цикла вычитать из не.го единицу, сравнивая все время с нулем. Сигналы циклического режима работы поступают в центральное управление, где они анализируются, и затем либо цикл продолжается, либо кончается. Число циклов текущей программы хранится в индексном регистре 7. В памяти отводятся участки для массива исходных данных, массива результатов и массива констант. Каждый из этих массивов располагается в памяти в последовательных ячейках, и обращение к ним происходит тоже последовательно. Таким образом, необходимо иметь началь— ный физический адрес такого массива и обращаться к нему с прибавлением единицы, т.е. в этом случае необходимо воспользоваться формулой формирования адресов команд. Начальный физический адрес констант хранится в индексном регистре 6. При получении сигнала прерывания необходимо запомнить текущее состояние регистров 3-7 по данному каналу и получить данные из оперативной памяти, необходимые для формирования адресов по требуемому каналу. После этого можно начать работу по новому каналу. Адрес, по которому необходимо произвести обмен, определяется блоком 11. Перед началом 15 работы, согласно номеру выбранного канала, определяемого схемой 2, по фиксированным адресам, указанным блоком 11, последовательно в регистры 3-7 заносится соответственно: базис команд, являк>- 20 шийся физическим адресом первой команды обрабатываемого сегмента; величина {Бк—Ам^); базис операндов; начальные физические адреса массива исходных данных, массива результатов и массива“констант; 25 число циклов. При пуске системы в работу центральное управление формирует сигнал считывания индексного регистра 3, проходящий по входу 15. Код, записанный в регистре 3, поступает на вход 14 . сумматора 9 адреса. Сумматор 9 все время работает в режиме сложения чисел, поступающим по 14 и 16 шинам. Одновременно блок 11 управления по соответствующей
О С шине 21 выдает сигнал присвоения регистру 8 приема кода значения плюс единица.. Эта единица поступает на вход 16 сумматора адреса. Результат сложения, т.е. физический адрес команды, по шине 15 поступает на вход регистра 8 приема кода и записывается в него сигналом от блока 11 управления. Хотя на выходе сумматора 9 код изменяется, но в регистр приема кода он не заносится. По сигналу из блока 11 управления происходит выдача кода из регистра 8 в магистраль выдачи кода и далее на выход 18 устройства. По этому адресу производится обращение к памяти. В это время блок 10 определения адреса обмена результаты в магистраль выдачи кода не выдает. Сигналом, проходящим по соответствующей шине 23, адрес, увеличенный на единицу, заносится в индексный регистр 3. Таким образом, регистр 3 подготовлен к следующему обращению.
Устройство работает аналогично при· опросе регистра 6, т.е. при формировании адреса констант. При обращении к индексному регистру 4, т.е. при формировании адреса БП и УП, содержимое его попадает на вход 14 сумматора 9 адреса и 5 складывается с содержимым регистра 8, в котором записан к этому моменту математический адрес БП или УП, полученный из оперативной памяти по входу 13 .устройства во время считывания команды.
Результат сложения, т.е. физический адрес , через регистр 8 выдается на выход 18 устройства и по нему происходит обращение' к памяти. В регистре 4 сохраняется значение/ которое вводится туда при переходе на новый канал, а формируется перед вводом в оперативную память очередного массива обрабатываемых программ из внешней памяти.
Работа устройства в режиме формирования операндов аналогична рассмотренному выше режиму формирования адресов условного и безусловного переходов. Отличие состоит лишь .в том, что осуществляется считывание регистра 5. При организации циклов ло начала циклической работы в регистр 8 приема кода сигналом от блока 11 управления заносится значение1 и производится обращение к индексному регистру 7, в который предварительной командой записано число циклов. От значения регистра 7 вычитается единица и результат заносится на регистр 8. После каждого вычитания единицы схема 2 управления контролирует окончание цикла и выдает в центральное управление сигналы 'Цикл закончен' или 'Цикл не закончен'. Восстановление регистра 7 происходит так же, как и при восстановлении индексных регистров 3 и 6 в режимах формирования адресов команд и констант. При переходе с работающего канала на запрашиваемый схема 2 управления формирует адрес, по которому производится запись содержимого индексного регистра, и выдает его в магистраль выдачи кода (выход 18 устройства). Запись содержимого регистра 3-7 в память и заполне.ние их по новому каналу из памяти производится последовательно, начиная с индексного регистра 3. Поэтому одновременно с выдачей адреса блок 11 управления выдает сигнал обнуления регистра 8 и по соответствующей шине 22 сигнал считывания регистра 3. Поскольку регистр 8 приема кода обнулен, то результат сложения на сумматоре 9 адреса оказывается равным содержимому регистра 3. Результат сложения по шинам 15 попадает на вход регистра 8 приема кода и заносится. После этого блок 11 управления формирует сигнал по соответствующей шине 21 на считывание регистра 8, содержимое которого выдается в магистраль выдачи 5 кода, откуда попадает в фиксированную ячейку памяти по указанному ранее адресу. Далее аналогичным образом, но по другим адресам, переписывают содержимое регистров 4-7 в память. Когда в па- 10 мяти зафиксируется содержимое последнего индексного регистра 7, с помощью схемы 2 начинается запись содержимого запрашиваемого канала из фиксированных ячеек памяти в регистры 3-7. При этом блок 10 определе- 15 ния адреса обмена в соответствии с номером запрашиваемого канала, который подается по входу 20, формирует адрес обращения к памяти. Этот адрес поступает в магистраль выдачи кода. Содержимое 20 фиксированной ячейки памяти, адрес которой сформирован, поступает на вход 13 устройства и сигналом от блока 11 управления записывается в регистр 8 приема ; кода. Сигналом по соответствующей шине 25 23 содержимое регистра 8 заносится в индексный регистр. В данном случае запись осуществляется в регистр 3. Аналогичным образом, но по другим адресам, осуществляется заполнение регистров 4-7. 30 После заполнения индексного регистра 7 схема 2 управления выдает сигнал окончания обмена информацией между сигналами и начинается работа системы по новому каналу. 35
В устройстве для формирования адресов аппаратурные затраты на построение, любого индексного регистра, регистра приема кода или блока определения адреса обмена можно считать примерно одинаковыми, затраты на построение сумматора адреса., вдвое, а блока управления втрое больше, чем затраты на любой регистр устройства. Примем аппаратурные затраты на построение регистра за единицу. Тогда затраты на построение известного устройства со ставляет 14 единиц, а на предлагаемое устройство - 12 единиц. Таким образом, построение предлагаемого устройства позволяет сократить аппаратурные затраты на 2 единицы, что составляет 14% аппаратурных затрат известного.

Claims (2)

  1. Устройство относитс  к вычислительной технике и может быть использовано в ЦВМ дл  формировани  адресов. Известны устройства дл  формировани  адресов, содержащие сумматор, регистр индексный, регистр базиса команд IJ. Наиболее близким к изобретению  вл етс  устройство дл  формировани  адресов , содержащее -блок управлени , группа входов которого  вл етс  первой группой входов устройства, группу индексных регистров , первые входы которых соединены с группой входов блока управлени , вто-. рые входы группы индексных регистров подсоединены к первой группе выходов блока управлени , а третьи входы группы индексных регистров подключены ко второ группе выходов блока управлени , регистр приема кодов, группа входов которого соответственно подключена к третьей груп- пе выходов блока управлени , первый вход регистра приема кодов  вл етс  вторым входом устройства, второй вход подключен к выходу сумматора адреса, первый вход которого подключен к первому выходу регистра приема кодов, блок оцределени  адреса обмена, группа входов которого  вл етс  третьим входом устройства, а выходвыходом устройства. Индексные регистры предназначены дл  хранени  базиса команд,  вл ющегос  физическим адресом первой команды обрабатываемого сегмента программы , базиса операндов, начального физического адреса констант, числа циклов, величины (Бк-Ам ), где Бк - базис команд; AM, - математический адрес первой команды участка программы, вводимого в оперативную пам ть. Перед началом работы устройства из фиксированных адресов оперативной пам ти в индексные регистры последовательно заноситс  соответствук ща  информаци . При атом блок определени  адреса обмена в соответствии с номером запрашиваемого канала формирует адрес обращени  к пам ти. Этот адрес поступает на выход устройства. Одновременво микропрограммный блок управлени  выдает сигнал на подготовку соответствуюшего индексного регистра к приему . Содержимое фиксированной  чейки пам ти, адрес которой сформирован, поступает ли вход устройства и фиксируетс  в регистре приема кода и регистре регенерации. По сигналу из микропрограммного блока управлени  происходит считывание кода из регистра регенерации и запись этого кода в подготовленный индексный регистр Аналогичным образом, но по другим адресам , происходит заполнение остальных индексных регистров. После заполнени  последнего индексного регистра выдаетс  сигнал окончани  обмена и начинаетс  работа системы по выполнению программы Из центрального управлени  в устройство на первый вход индексного регистра базиса команд приходит сигнал считыван1Шо Считанный код запоминаетс  в регис ре выдачи кода и поступает на первый вход сумматора адреса. Этот вход определ ет работу сумматора с прибавлением единицы. Результат сложени , т.е. физический адрес, поступает на выход устройства . По нему происходит обращение к па м ти. Кроме того, результат из выхода, предварительно усиленный, поступает на вход устройства и фиксируетс  в регистре регенерации и регистре приема кода. По сигналам из микропрограммного блока управлени  происходит считывание информации из регистра регенерации и запись ее по второму входу в подготовленный ин дексный регистр (в данном случае подготовлен индексный регистр базиса команд) Подготовка к записи того или иного индексного регистра определ етс  и выполн етс  центральным управлением. Таким образом, индексный регистр базиса коман подготовлен к следующему обращению. Устройство работает аналогично при опросе индексного регистра начального физического адреса констант, т.е. в режиме формировани  адреса констант. При обращении к индексному регистру, содержащему величину (Бк-Ам), т.е. при формировании адреса условного и безусловного переходов (УП и БП), содержимое его записываетс  в регистр выдачи кода и попадает на второй вход сумматора адреса . Этот вход определ ет режим сложени  прин того кода с содержимым регистра приема кода, в котором записан математи ческий адрес БП. или УП, полученный из пам ти во врем  считывани  команды. Результат сложени , т.е. физический адрес, выдаетс  на выход устройства и по нему происходит обращение к пам ти. Аналогична работа устройства в считывани  индексного регистра базиса операндов. Поскольку индексные регистры величины (Бк-Ам) -и базиса операндов выполнены с регенерацией, то в них всегда хранитс  значение, которое вводитс  туда при переходе на новый канал , а формируетс  перед вводом в оперативную пам ть очередного массива обрабатываемых программ из внешней пам ти. При организации циклов до начала циклической работы производитс  считывание индексного регистра числа циклов, в который предварительной командой записан код числа.циклов, и запись этого кода в регистр выдачи кода,- откуда код поступает на третий вход сумматора адреса. Этот вход определ ет режим работы сумматора с вычитанием единицы. После каждого вычитани  единицы микропрограммный блок управлени  контролирует окончание цикла и выдает в центральное управление сигналы Цикл закончен либо Цикл не закончен. Восстановление содержимого индексного регистра числа циклов происходит так. же, как и при восстановлении индексных регистров при формировании адресов констант и команд. При переходе с работающего канала на запрашиваемый блок определени  адреса обмена формирует адрес, по которому производитс  запись Содержимого индексного регистра, и выдает его на выход устройства. Одновременно происходит считывание содержимого одного из индексных регистров и запись в регистр вьшачи кода. Микропрограммный блок управлени  формирует сигнал на считывание регистра выдачи кода, содержимое которого попадает на выход устройства и заноситс  в пам ть по указанному ранее адресу, В рассматриваемом режиме работа сумматора адреса производитс , но результаты на выход не выдаютс . Далее аналогичным образом, но по другим адресам, переписывают содержимое остальных индексных регистров. Когда в пам ти зафиксируетс  содержимое последнего индексного регистра, нач таетс  заполнение индексных регистров и работа системы по новому каналу, как описано выше 2J, Недостатком указанного устройства  вл ютс  больщие аппаратурные затраты на реализацию приема, выдачи и регенерации кода. Цель изобретени  - сокращение аппаратурных затоат устройства. 5732 Поставленна  цель достигаетс  тем, что выходы ifflaoKCHbix регистров подключены ко второму входу сумматора адреса, а четвертые входы -к.первому выходу регистра приема кодов, второй выход которого подключен к выходу устройства. Таким образом, прием, выдачу и регенерацию кода выполн ет один регистр приема кода. На чертеже представлена схема предлагаемого устройства. Схема содержит индексный арифметический блок 1 и схему 2 управлени . Индексный арифметический блок 1 состоит из рабочих индексных регистров 3-7, регистра 8 приема кода и сумматора 9 адрес . В состав схемы 2 управлени  вход т блок 1О определени  адреса обмена и блок 11 управлени . Индексные регистры 3-7 и блок 11 управлени  соединены с центральным управлением системы шина ми режима, подключенными к первому вхо ду 12 устройства. Кроме того, блок 1 св зан со вторым входом 13 устройства посредством регистра 8 приема кода. Сум матор 9 адреса соединен вторым входом с выходами индексных регистров 3-7 шинами 14 и выходами с регистром 8 приема кода шинами 15. Регистр 8 приема кода первым выходом посредством шин 16 соединен со вторым входом сумматора 9 и вторыми входами индексных регистров 3-7, а вторым выходом соединен шинами 1.7 с магистралью выдачи кода, подключенной к выходу 18 устройства. К магист рали выдачи кода шинами 19 подключен также блок 1О определени  адреса обмена Блок Ю св зан с центральным управлением , определ ющим номер работающего канала, шинами переключении каналов, сое диненными с третьим входом 2О устройства . Блок 11 управлени  св зан с центральным управлением шинами режима (пер вый вход 12 ycTpotiCTBa), с регистром 8 приема кода третьей группой шин 21, с цеп ми считывани  индексных регистров 3-7 второй группой шин 22 и с цеп ми записи индкесных регистров 3-7 первой группой шин 23. Кажда  программа располагаетс  в оперативной пам ти системы в  чейках, следующих одна за другой, т.е. последова тельно, Дл  того, чтобы начать обработ ку какой-то программы, необходимо иметь адрес первой команды программы., После выполнени  первой команды к этому адресу нужно прибавить единицу дл  получе н-и  адреса второй команды и т.д. Поскол 2 ку устройство дл  формировани  адресов работает в мультипрограммном режиме, а программы пишутс  в математических адресах, возникает необходимость различать , к какому каналу относитс  тот или иной адрес. Под каналом понимаетс  совокупность аппаратных и программных средств, предназначенных дл  обработки группы программ, обьединенньк по неко- торому обшек-гу признаку принадлежности ИЗ всего множества программ. Дл  установлени  принадлежности каналу вводитс  величина, котора  называетс  базисом команд . Эта величина посто нна в данной системе дл  каждого канала и  вл етс  физическим адресом первой команды вводимого сегмента. В индексном регистре 3 хранитс  значение базиса команды работающего в данный момент канала. Физический адрес команды условного и безусловного переходов формируетс  по правилу: Аф Бк-Ам;1+АМ , где Аф - физический адрес УП или БП; Бк - базис команд; математический адрес первой команды участка программы , вводимого в пам ть; Ам - математический адрес команды УП (БП), Математический адрес УП и БП хранитс  в слове команды. Дл  хранени  величины (Бк-Ам) текущей программы предусмотрен индексный регистр 4. Дл  каждого канала в пам ти отводитс  область дл  операндов. Они могут выбиратьс  и заноситьс  туда в любом пор дке. Чтобы сформировать физический адрес операнда необходимо иметь базис операндов и прибавл ть к нему математический адрес операнда , который хранитс  в слове команды. Дл  хранени  базиса операндов прецусмот рен индексный регистр 5. При вьтолнении программ часто приходитс  иметь дело с циклическими режимами работы. В устройстве дл  формировани  адресов нужно иметь данные о числе циклов и по мере прохождени  цикла вычитать из не.го единицу , сравнива  все врем  с нулем. Сигналы циклического режима работы поступают в центральное управление, где они анализируютс , и затем либо цикл продолжаетс , либо кончаетс . Число циклов текущей программы хранитс  в индексном регистре 7. В пам ти отвод тс  участки дл  массива исходных данных, массива результатов и массива констант. Каждый из этих массивов располагаетс  в пам ти в последовательных  чейках, и обращение к ним происходит тоже последовательно. Таким образом, необходимо иметь началь773 ный физичедкнй адрес такого массива и обращатьс  к нему с прибавлением единицы , т.е. в этом случае необходимо воспользоватьс  фор.мулой формировани  адресов команд. Начальный физический адрес констант хранитс  в индексном регистре 6. При получении сигнала прерывани  необходимо запомнить текущее состо ние регистров 3-7 по данному каналу и получить данные из оперативной пам ти, необходимые дл  формировани  адресов по требуемому каналу. После этого можно на чать работу по новому каналу. Адрес, по которому необходимо произвести обмен, определ етс  блоком 11. Перед началом работы, согласно номеру выбранного канала , определ емого схемой 2, по фиксированным адресам, указанным блоком 11, последовательно в регистры 3-7 заноситс  соответственно: базис команд,  вл к щийс  физическим адресом первой команды обрабатываемого сегмента; величина {Бк-А.м,); базис операндов; начальные физические адреса массива исходных данных, массива результатов в массива констант; число циклов. При пуске системы в работу центральное управление формирует сигнал считывани  индексного регистра 3, проход щий по входу 15. Код, записанный в регистре 3, поступает на вход 14. сумматора 9 адреса. Сумматор 9 все врем  работает в режиме сложени  чисел, поступающим по 14 и 16 шинам. Одновременно блок 11 управлени  по соответствующей шине 21 сигнал присвоени  регист ру 8 приема кода значени  плюс единица., Эта единица поступает на вход 16 сумматора адреса. Результат сложени , т.е. физический адрес команды, по шине 15 поступает на вход регистра 8 приема кода и записываетс  в него сигналом от блока 11 управлени . Хот  на выходе сумматора 9 код измен етс , но в регистр приема кода он не заноситс . По сигналу из блока 1 1 управлени  происходит выдача кода из регистра 8 в магистраль выдачи кода и далее на выход 18 устройства. По этому адресу производитс  обращение к пам ти . В это врем  блок 10 определени  адреса обмена результаты в магистраль выдачи кода не выдает. Сигналом, проход щим по соответствуюшей щине 23, адрес, увеличенный на единицу, заноситс  в индексный регистр 3. Таким образом, регистр 3 подготовлен к следующему обращению . Устройство работает аналогично при. опросе регистра 6, т.е. при формировании 2 адреса констант. При обращении к индексному регистру 4, т.е. при формировании адреса БП и УП, содержимое его попадает на вход 14 сумматора 9 адреса и складываетс  с содержимым регистра 8, в котором записан к этому моменту математический адрес БП или УП, полученный из оперативной пам ти по входу 13 устройства во врем  считывани  команды. Результат сложени , т.е. физический адрес , черкез регистр 8 выдаетс  на выход 18 устройства и по нему происходит обращение к пам ти. Б регистре 4 сохран етс  значение которое вводитс  туда при переходе на новый канал, а формируетс  перед вводом в оперативную пам ть очередного массива обрабатываемых программ из внешней пам ти. Работа устройства-в режиме формировани  операндов аналогична рассмотренному выше режиму формировани  адресов условного и безусловного переходов. Отличие состоит лишь .в том, что осуществл етс  считывание регистра 5. При организации циклов ло начала циклической работы в регистр 8 приема кода сигналом от блока 11 управлени  заноситс  значение1 и производитс  обращение к индексному регистру 7, в который предварительной командой записано число циклов. От значени  регистра 7 вычитаетс  единица и результат заноситс  на регистр 8. После каждого вычитани  единицы схема 2 управлени  контролирует окончание цикла и выдает в центральное управление сигналы Цикл закончен или Цикл не закончен . Восстановление регистра 7 происходит так же, как и при восстановлении индексных регистров 3 и 6 в режимах формировани  адресов команд и констант. При переходе с работающего канала на запрашиваемый схема 2 управлени  формирует адрес, по которому производитс  запись содержимого индексного регистра, и выдает его в магистраль выдачи кода (выход 18 устройства). Запись содержимого регистра 3-7 в пам ть и заполне- ние их по новому каналу из пам ти производитс  последовательно, начина  с индексного регистра 3. Поэтому одновременно с выдачей адреса блок 11 управлени  выдает сигнал обнулени  регистра 8 и по соответствующей шине 22 сигнал считывани  регистра 3. Поскольку регистр 8 приема кода обнулен, то результат сложени  на сумматоре 9 адреса оказываетс  равным содержимому регистра 3. Результат сложени  по шинам 15 попадает на 973 вход регистра 8 приема кода и заноситс . После этого блок 11 управлени  формирует сигнал по соответствующей шине 21 на считывание регистра 8, содержимо которого выдаетс  в магистраль выдачи кода, откуда попадает в фиксированную  чейку пам ти по указанному ранее адресу . Далее аналогичным образом, но по другим адресам, переписывают содержимое регистров 4-7 в пам ть. Когда в пам ти зафиксируетс  содержимое последнего индексного регистра 7, с помощью схемы 2 начинаетс  запись содержимого запрашиваемого канала из фиксированных  чеек пам ти в регистры 3-7. При этом блок 10 определени  адреса обмена в соответствии с номером запрашиваемого канала, который подаетс  по входу 20, формирует адрес обращени  к пам ти. Этот адрес поступает в магистраль выдачи кода. Содержимое фиксированной  чейки пам ти, адрес которой сформирован, поступает на вход 13 устройства и сигналом от блока 11 управ лени  записываетс  в регистр 8 приема кода. Сигналом по соответствующей шине 23 содержимое регистра 8 заноситс  в индексный регистр. В данном случае запись осуществл етс  в регистр 3. Аналогичным образом, но по другим адресам, осуществл етс  заполнение регистров 4-7 После заполнени  индексного регистра 7 схема 2 управлени  выдает сигнал окончани  обмена информацией между сигналами и начинаетс  работа системы по новому каналу. В устройстве дл  формировани  адресо аппаратурные затраты на построение, любог индексного регистра, регистра приема ко да или блока определени  адреса обмена можно считать примерно одинаковыми, за траты на построение сумматора адреса., вдвое, а блока управлени  втрое больше, чем затраты на любой регистр устройства Примем аппаратурные затраты на построе ние регистра за единицу. Тогда затраты на построение известного устройства составл ет 14 единиц, а на предлагаемое устройство - 12 единиц. Таким образом, построение предлагаемого устройства позвол ет сократить аппаратурные затраты на 2 единицы, что составл ет 14% аппаратурных затрат известного. Формула изобретени  Устройство дл  формировани  адресов. Содержащее блок управлени , группа входов которого  вл етс  первой группой входов устройства, группу индексных регисгров , первые входы которых соединены с группой входов блока управлени , вторые входы группы индексных регистров подсоединены к первой группе выходов блока управлени , а третьи входы группы индексных регистров подключены ко второй группе выходов блока управлени , регистр прИема кодов, группа входов которого, соот ветственно подключена к третьей группе выходов блока управлени , первый вход регистра приема кодов  вл етс  вторым входом устройства, второй вход подключен к выходу сумматора адреса, первый вход которого подключен к первому выходу регистра приема кодов, блок определени  адреса обмена, группа входов которого  &л етс  третьим входом устройства, а выход - выходом устройства, отличающеес  тем, что, с целью уменьщени  аппаратурных затрат, выходы индексных регистров подключены ко второму вхоцу сумматора адреса, а четвертые входы - к первому выходу регистра приема кодов, второй выход которого подключен к выходу устройства. Источник информации, прин тые во внимание при экспертизе 1.Малиновский Б. Н. и др. Справочник по цифровой вычислительной технике. Техника, 1974.
  2. 2.Авторское свидетельство СССР № 438О14, кл. 6 Об F 9/19, 1971 (прототип).
SU772539006A 1977-11-02 1977-11-02 Устройство дл формировани адресов SU732872A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772539006A SU732872A1 (ru) 1977-11-02 1977-11-02 Устройство дл формировани адресов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772539006A SU732872A1 (ru) 1977-11-02 1977-11-02 Устройство дл формировани адресов

Publications (1)

Publication Number Publication Date
SU732872A1 true SU732872A1 (ru) 1980-05-05

Family

ID=20731057

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772539006A SU732872A1 (ru) 1977-11-02 1977-11-02 Устройство дл формировани адресов

Country Status (1)

Country Link
SU (1) SU732872A1 (ru)

Similar Documents

Publication Publication Date Title
US3781810A (en) Scheme for saving and restoring register contents in a data processor
US3163850A (en) Record scatter variable
US3778776A (en) Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability
JPS61107431A (ja) 演算装置
US3470540A (en) Multiprocessing computer system with special instruction sequencing
US11972262B2 (en) Data computing system
JPS58149541A (ja) デ−タ処理装置
JPS623461B2 (ru)
SU732872A1 (ru) Устройство дл формировани адресов
EP0240606A2 (en) Pipe-line processing system and microprocessor using the system
JPS6058487B2 (ja) デ−タ処理装置
RU2066067C1 (ru) Центральный процессор для многопроцессорной вычислительной системы
SU438014A1 (ru) Устройство дл формировани адресов
SU834699A1 (ru) Микропрограммное устройство управ-лЕНи
SU942024A1 (ru) Устройство дл управлени подпрограммами
JPH07110769A (ja) Vliw型計算機
CN115794309A (zh) 虚拟机cpu区间绑定的实现方法及系统
SU686033A1 (ru) Устройство дл моделировани сетевого графика
SU608160A1 (ru) Центральный процессор
JPS61161560A (ja) メモリ装置
JPS5925264B2 (ja) ベクトル命令処理方式
SU728129A1 (ru) Устройство дл формировани исполнительных адресов цифровой вычислительной машины
JP2895892B2 (ja) データ処理装置
JPS5844551A (ja) デ−タ書込み制御方式
SU1368889A1 (ru) Периферийный процессор дл обработки сигналов