SU728129A1 - Устройство дл формировани исполнительных адресов цифровой вычислительной машины - Google Patents

Description

Изобретение относитс  к области вычислительной техники. Устройство может быть использовано в цифровых вычислительных машинах (ЦВМ), работающих с относительной адресацией.. Известны устройства 1 дл  формировани  исполнительных адресов, содержащие регистр команд, коммутатор , индексный регистр, регистр базового адреса, основной и дополни тельный сумматоры, четыре блока св зи, соединенные таким образом, что получение исполнительного . адре образуетс  путем алгебраического сложени  относительного адреса, име щегос  в составе команды, и индекса на основном сумматоре или путем сум мировани  относительного адреса с с держимым регистра базового адреса на дополнительном сумматоре с выдач полученного исполнительного адреса через регистр адреса в адресную магистраль . Недостатком этих устройств  вл етс  потер  времени на формирование исполнительного с1дреса путем суммировани  значени  базового адреса с относительным адресом команды на дополнительном Ьумматоре, что снижает быстродействие устройства и ув личивает затраты оборудовани  на реализацию дополнительного сумматора и .блоков зв зи. Наиболее близким к изобретению по сущности технического решени   вл етс  устройство дл  формировани  исполнительных адресов ЦВМ с запоминаемой программой 2, содержащее бпок формировани  предварительного адреса, включающий регистр адреса, счетчик команд, сумматор, регистры сумматора и второго операнда и индексные регистры, дешифратор ащреса, регистр командного слова, включающий зону признака адресации, зону.кода операции и дополнительную зону, регистр расширени  адреса (регистр базы адреса), три дополнительных регистра, соединенных таким образом, что при обращении к пам ти формирование истинного адреса осуществл ет . с  комбинированием исполнительного адреса н содержимого регистра базы адреса. Недостатками этого устройства  вл ютс  его сложность к большие затраты оборудовани , требуемые дл  реализации трех дополнительНЕох регистров, хран щих информацию расшир ющего регистра при переходе программы машины из одного массива лам ти в другой, и дл  хранени  табличной информации (зан ты 64  чейки оперативной пам ти),а также низкое быстродействие ЦВМ из-за необходимости, дополнительного трет го обращени  к пам ти за табличным словом и. отсылки содержимого рагис ров в пам ть ЦВМ с помощью двух сп циальных команд. Целью изобретени   вл етс  упро щение устройства, сокращение аппаратурных затрат и повышение быстро действи  ЦВМ. . Поставленна  цель достигаетс  тем, что в устройство, содержащее узел формировани  предварительного адреса, входом соединенный с первым ы5сЬдом регистра командного слова, вхЬд которого  вл етс  информационным входом уст15ойства, а второй вых подключен к информационному входу регистра базы адреса, .и шифратор ис полнительного адреса, первый выход которого соединен с выходом узла формдоовани  предварительного адрес втор;ой вход - с ВЫХОДОМ регистра базы адреса, а выход - с выходом адреса устройства, введен элемент ИЛИ, выходом соединений с управл ющим входом регистра базь адреса, первым входом- с входом программного управл ющего-сигнала устрой , а вторым входом - с входом аппаратного управл ющего сигнала устройства, причем выход регистра базы адреса  вл етс  выходом базы адреса устройства. На чертеже представлена функциональна  блок-схема устройства, . которое содержит узел 1 формировани предварительного адреса, шифратор 2 исполнительного адреса, запоминающее устройство 3 ЦВМ, регистр 4 (Зйандного слова, состо щий из зоны 5 признака адресации, зоны б кода операции и дополнительной зоны 7, регистр 8 базы адреса, элемент ИЛИ 9 и имеет вход 10 программного управл ющего сигнала, вход 11 аппа рйтгйото управл ющего сигнала, выход 12 базы адреса, выход 13 адреса и информационный вход 14. Устройство работает следующим образом. При естественной последовательности выполнени  команд (отсутствие условных и безусловных переходов) формирование предварительного адре са осуществл етс  известным способо с Шпольэс ванйёМ 6тнЬ сйтёльных ад сов и индекс путем их сложени  в узле 1, Полученный предварительный адрес из узла 1 поступает на первый вход шифратора 2, на BTQpoJ вход которого поступает информаци  регистра 8 базы адреса. Шифратор обес печивает кс бинирование информации первого и второго входов, т.е.

Claims (1)

1. 728129 происходит расширение предварительного адреса за счет дополнительных разр дов регистра 8. Полученный таким образом истинный адрес направл етс  по кодовым шинам выхода 13 адреса в запоминающее устройство 3 дл  выборки операнда или командного слова. Изменение содержимого регистра 8 осуществл етс  по специальной команде , принимаемой на регистре 4 командного слова, в дополнительную зону 7 которого принимаетс  новое значение информации дл  регистра 8 базы адреса. С выхода дополнительной зоны 7 информаци  подаетс  на информационный вход регистра 8. Устройство управлени  ЦВМ (не показано на чертеже), расшифровав содержимое зоны 6 кода операции , вырабатывает сигнал записи содержимого регистра 8, котррый поступает на вход 10 и через элемент ИЛИ 9 осуществл ет запись новой информации в регистр 8. Таким образом осуществл етс  изменение содержимого регистра 8 базы адреса по специальной команде. При прерывании естественной последовательности исполнени  команд в ЦВМ содержимое регистра 8 отсылаетс  в запоминающее устройство 3. При этом информаци регистра 8, включенна  в состав слова состо ни  программы (ССП), при прерывании отправл етс  в фиксированную  чейку запоминающего устройства. После выполнейи  прерывающей подпрограммы в ЦВМ происходит восстановление адреса прерванной программы с возрастом ССП из запоминающего устройства. В этом случае информаци  регистра 8, вход ща  в ССП, возвращаетс  из запоминающего устройства в дополнительную зону 7, откуда .посылаетс  на информационный эход регистра 8 базы адреса . Устройство управлени  в этом случае вырабатывает сигнал записи, поступающий на вход 11, и через элементИЛИ 9 осуществл ет восстановление значени  регистра 8. Таким образом, осуществл етс  аппаратное изменение .содержимого регистра 8 базы адреса. Таким образом, описанное устройство имеет по сравнению с прототипом более простую структуру,сокращенный состав оборудовани  и позвол ет исключить одно обращение к пам ти при переходах программы от одного массива к другому Формула изобретени  Устройство дл  формировани  ис-. по нительных адресов цифровой вычислительной машины, содержащее

   узел формировани  предварительного адреса, вход которого соединен с первым выходом регистра командного слова, вход которого  вл етс  информационнЕЛМ входом устройства, а второй выход подключен к информационному входу регистра базы адреса , и шифратор исполнительного ;. адреса, первый вход которого со единен с выходом узла формировани  предварительного адреса, второй вход - с выходом регистра базы адревыходом адреса

   са, а ВЫХОД- устройства , отличающеес  тем, что, с целью упрощени  устройства , в негр введен элемент ИЛИ,

   чыходом соединенный с управл ющийвходом регистра базы адреса, первым зходом - с входом программного управл ющего сигнала устройства, а вторым входом - с входом аппаратного, управл ющего сигнала устройства, причем выход регистра базы адреса  вл етс  выходом базы адреса устройства .

   Исто 1ники, ийформацйи, прин тые во внимание при экспертизе

   1; Авторркое свидетельство СССР . .№431516, кл. G Об F 9/20,- 1972.

   2, Патент Великобритании №1416002, кл. 64 А, опублик. 1975 (прототип).