NL192698C - Verwerkingsstelsel voor het verwerken van digitale data. - Google Patents

Description

1 192698

Verwerkingsstelsei voor het verwerken van digitale data

De onderhavige uitvinding betreft een verwerkingsstelsei voor digitale signalen, omvattende: - ten minste één microprogrammageheugen voor opslag van een aantal micro-instructies voor het 5 instrueren van een digitaal-signaalverwerkingsprocedure; - ten minste één coëfficiëntgeheugen voor opslag van coëfficiëntdata, die vereist zijn voor het uitvoeren van een serie operaties op een digitaal signaal; - middelen voor in het microprogrammageheugen en coëfficiëntgeheugen schrijven van data vanuit een gasth eercom pute rsysteem.

10 Een dergelijk verwerkingsstel is bekend uit de internationale octrooiaanvrage PCT/US79/00701. Hierbij worden in ’’real time” een aantal digitale bewerkingen of berekeningen, zoals snelle Fourrier transformaties (FFT) of correlatieve functieberekeningen, of digitale filterbewerkingen uitgevoerd. De uitgevoerde signaalverwerking geschiedt zodanig, dat in het microprogrammageheugen opgeslagen micro-instructies sequentieel worden uitgelezen uit door programmatellers bepaalde adressen. Na het uitvoeren van een aantal 15 opeenvolgende micro-instructies, waarbij vermenigvuldigingen met coëfficiënten uit het coëfficiëntgeheugen plaatsvindt, dient bepaalde informatie, in het bijzonder de coëfficiëntgegevens opnieuw in het coëfficiëntgeheugen geladen te worden, alvorens een volgende opeenvolging van de berekeningen kan plaatsvinden. De hiervoor benodigde tijd, doet afbreuk aan het rendement van een dergelijk bekend verwerkingsstelsei.

De onderhavige uitvinding heeft ten doel dit rendement te verhogen, en een verwerkingsstelsei te 20 verschaffen, waarbij tijdens uitvoering van een microprogramma coëfficiëntinformatie voor een volgend microprogramma reeds kan worden ingelezen.

Hiertoe heeft het stelsel volgens de uitvinding het kenmerk, dat het coëfficiëntgeheugen ten minste twee selecteerbare pagina’s heeft, die corresponderen met een totaal geheugengebied dat toegankelijk is gedurende digitale signaalverwerking volgens de micro-instructies, waarbij paginakeuze van het coëfficiënt-25 geheugen uitvoerbaar is onder besturing van het gastheercomputersysteem.

Een voorkeursuitvoeringsvorm van het verwerkingsstelsei volgens de onderhavige uitvinding, voorzien van uit genoemde publicatie bekende vermenigvuldigingsmiddelen voor het vermenigvuldigen van een digitaal signaal met de coëfficiëntdata, heeft het kenmerk dat de coëfficiëntdata van het coëfficiëntgeheugen data van dubbele precisie zijn met bovenste en onderste enkele woordhelften; en de vermenigvuldigings-30 middelen voorzien zijn van middelen voor het leveren van een eerste productuitgang van dubbele precisie dat een product van de bovenste helft van de dubbele precieze coëfficiëntdata en het digitaal signaal representeert en een tweede productuitgang van dubbele precisie die een product van de onderste helft van de coëfficiëntdata van dubbele precisie en het digitale signaal weergeven, en dat middelen zijn opgenomen voor het verschuiven van de tweede uitgang over het aantal bits van één woord, alsmede middelen voor het 35 sommeren van de eerste uitgang en de verschoven tweede uitgang voor het effectueren van vermenigvuldiging van het digitale signaal met de coëfficiëntdata.

Bij deze voorkeursuitvoeringsvorm is het mogelijk betrekkelijk snelle vermenigvuldiging met hoge nauwkeurigheid uit te voeren, zonder dat de verwerkingstijd al te groot wordt, zelfs indien de vermenigvuldiging moet worden uitgevoerd op een woord van aanzienlijke lengte of met zeer nauwkeurige coëfficiëntinfor-40 matie.

In een verdere voorkeursuitvoeringsvorm van het verwerkingsstelsei volgens de onderhavige uitvinding is dit voorzien van geheugenbesturingsmiddelen (MCU) die zijn voorzien van ten minste één adres-managementgeheugen (AMM) voor het verdelen van ten minste één geheugenblok in een aantal geheugen-cellen die worden geïdentificeerd door respectievelijke grensadressen; en middelen die zijn opgenomen voor 45 het schrijven van de grensadressen van de geheugencellen uit het gastheercomputersysteem in het adresmanagementgeheugen (AMM), waarbij de geheugencellen toegankelijk zijn volgens seriële geheugen-celnummers die worden gedesigneerd door de digitale signaalverwerkingseenheid.

Hierbij wordt de continuïteit van de uitleesinformatle in de tijd gewaarborgd en wordt verhinderd dat ongewenste stoorsignalen of oscillatie kunnen optreden.

50

De uitvinding zal worden verduidelijkt door de nuvolgende beschrijving aan de hand van de tekening van enige voorkeursuitvoeringsvormen, waartoe de uitvinding zich echter niet beperkt. In de tekening tonen: figuur 1 een principeblokschema van een met een digitale signaalbewerkingseenheid werkend stelsel.

Figuur 2 een blokschema van de opbouw van een digitale signaalbewerkingseenheid.

55 Figuur 3 een geheugenkaart van het microprogrammageheugen en het coëfficiëntgeheugen.

Figuur 4 de verschillende modi van informatieoverdracht van het gastcomputerstelsel en de samenstelling van de informatiebits.

192698 2

Figuur 5 een blokschema van een koppelschakeling, een microprogrammageheugen en het coëfficiëntengeheugen met aangrenzende deelschakelingen van een digitale signaalbewerkingseenheid.

Figuur 6 een tijdsbasisschaal ter verduidelijking van de werking van de koppelschakeling volgens figuur 5.

5 Figuur 7 een schematische weergave van de door de vermenigvuldiger van de digitale signaalbewerkingseenheid uitgevoerde vermenigvuldiging.

Figuur 8 een blokschema van een uitvoeringsvoorbeeld van een echokamer of een andere uit een aantal digitale signaalvertragingsschakelingen samengestelde inrichting.

Figuur 9 een geheugenkaart voor het signaalvertragingsgeheugen.

10 Figuur 10 een weergave van de opbouw van een adresbeheergeheugen.

Figuur 11 een blokschakeling van de opbouw van het adresbeheergeheugen volgens figuur 8.

Figuur 12 een tijdbasisschaal ter verduidelijking van de tijdsritmerelatie tussen verschillende signalen, welke tijdens uitvoering van de microprogrammauitlezings- en -inlezingsinstructies worden afgegeven.

Figuur 13 een stromingsdiagram van een typisch programma voor het tot stand brengen van signaal-15 vertraging door een ”software”-benadering.

Figuur 14 een stromingsdiagram van een uitvoeringsvariant van het ’’typische” programma volgens figuur 13.

Figuur 15 een blokschema van enige essentiële gedeelten van een uitvoeringsvariant van een echokamer of andere dergelijke een aantal digitale signaalvertragingsschakelingen bevattende inrichtingen en 20 Figuur 16 een kaart ter verduidelijking van de incrementele verandering van de uitlees- en inlees-adressen van het geheugen.

Bij het in figuur 1 weergegeven stelsel met een digitale signaalbewerkingseenheid 1 zijn ten minste bepaalde gedeelten van deze eenheid en een geheugenbesturingseenheid 2 als elektronische componenten 25 van het LSI-type uitgevoerd. Voorts bevat het stelsel een digitaal signaalgeheugen 3 met een opslagcapaciteit van 16 K-woorden (16.384 woorden) of 64 K-woorden (65.536 woorden) van de digitale signalen, waarbij ieder dergelijk woord uit 24 bits bestaat. Als dergelijk digitaal signaalgeheugen wordt bijvoorbeeld een geheugen van het type D-RAM (dynamic-random access memory) gebruikt. Een gastcomputerstelsel 4 bevat een microprocessor voor beheer en besturing van de door de digitale signaalbewerkingseenheid 1 en 30 de geheugenbesturingsschakeling 2 uit te voeren, digitale signaalbewerking. Bij de hier beschreven uitvoeringsvorm kan inlezing van informatie van het gastcomputerstelsel 4 naar het microprogrammageheugen 6 en het coëfficiëntengeheugen 7 plaatsvinden via een koppelschakeling 5 van de digitale signaalbewerkingseenheid 1.

De geheugenbesturingsschakeling 2 bevat een adresbesturingseenheid 8 voor adressering van de resp. 35 in het digitale signaalgeheugen 3 opgeslagen woorden. Deze adresbesturingsschakeling 8 bevat een stapeenheid (incrementer), een vergelijkingsschakeling (comparator) en dergelijke, en wordt bestuurd door verschillende van een volgordebesturingseenheid 9 van de digitale signaalbewerkingseenheid 1 afkomstig stuursignaal. Andere componenten van de geheugenbesturingseenheid 2 zijn bijvoorbeeld een koppelschakeling 10 voor transmissie en ontvangst van signalen naar, resp. van, het gastcomputerstelsel 4 en 40 voorts een ”scratchpad”-geheugen 11.

De door het stelsel volgens figuur 1 te bewerken, digitale signalen worden bijvoorbeeld gevormd door impulskodegemoduleerde audiosignalen of gedigitaliseerde videosignalen; daarbij worden oorspronkelijk analoge signalen zodanig gekwantificeerd, dat iedere monsterwaarde van het analoge signaal overeenkomt met één woord van het digitale signaal, waarbij een woord uit bijvoorbeeld 14 of 16 bits bestaat. Opgemerkt 45 wordt, dat het hier beschreven stelsel met de digitale signaalbewerkingseenheid 1 is ontworpen voor bewerking van digitale signalen met 24 bits per woord; daarbij is rekening gehouden met een toename van het aantal bits en de bij vermenigvuldiging van de 14- of 16-bits woorden met coëfficiëntinformatie optredende overloop (overflow).

Het blokschema volgens figuur 2 toont meer in details de schakelingsopbouw van de digitale signaal-50 bewerkingseenheid 1. Bij het stelsel volgens de figuren 1 en 2 bevat de digitale signaalbewerkingseenheid 1 een 24-bits informatieverdeelleiding (databus) DB. Deze is aangesloten aan een rekenkundige bewerkingseenheid 20, een ingangsregister 12, een uitgangsregister 13 en een digitale signaalingangs-/uitgangspoort 16. Het ingangsregister 12 dient voor omzetting van via een informatieingangsaansluiting 14 in serievorm ontvangen informatie in informatie in 24-bits parallelvorm en voor afgifte van deze resulterende informatie 55 aan de informatieverdeelleiding DB. Het uitgangsregister 13 dient voor omzetting van de in 24-bits parallelvorm door de informatieverdeelleiding DB geleverde informatie in informatie in serievorm en voor afgifte van deze informatie in serievorm via een informatieuitgangsaansluiting 15. De rekenkundige 3 192698 bewerkingseenheid 20 bevat ten minste een logische rekeneenheid (ALU) 21 en een vermenigvuldiger 22, waarbij een multiplex-eenheid 23 met de eenheid 21 en de vermenigvuldiger 22 is gekoppeld. Een informatiegeheugen 31 en een tijdelijk register 32 dienen als zogenaamde ”scratchpad”-geheugen voor een informatiegeheugeneenheid 30, waarin tijdens de door de rekenkundige bewerkingseenheid 20 uitgevoerde 5 bewerking tussentijds gevormde informatie of tusseninformatie tijdelijk wordt opgeslagen. Het informatiegeheugen 31 heeft een capaciteit van bijvoorbeeld 256 24-bitswoorden. Het voor opslag van coëfficiëntinfor-matie, resp. uit 12-bitswoorden bestaande vermenigvuldigingsfaktoren, heeft een capaciteit van 2 bladzijden met ieder 512 16-bitswoorden (2 x 512 x 16). leder in het coëfficiëntengeheugen 7 opgeslagen woord kan worden bereikt op basis van door de coëfficiëntwijzer 72 verschafte adresinformatie. Het coëfficiëntengeheu-10 gen 7 is aan zijn uitgangsaansluiting met aansluitingen van de vermenigvuldiger 22 en de multiplex-eenheid 23 gekoppeld voor toevoer van coëfficiëntinformatie X daaraan en voorts via een in twee richtingen werkzame bufferpoortschakeling 41 met de 24-bits informatieverdeelleiding DB. Deze laatstgenoemde is voorts via een in twee richtingen werkzame bufferpoortschakeling 42 met een aansluiting van de vermenigvuldiger 22 gekoppeld voor toevoer van vermenigvuldigingsinformatie Y. Bovendien is de informatieverdeel-15 leiding DB verbonden met een uitgangsaansluiting van het informatiegeheugen 30 en met een ingangs-aansluiting van het tijdelijk register 32. De multiplex-eenheid 23 heeft, behalve een ingangsaansluiting voor ontvangst van coëfficiëntinformatie X, een ingangsaansluiting voor ontvangst van uitgangsinformatie TP van een tijdelijke register 32, een ingangsaansluiting voor ontvangst van productinformatie P van de vermenigvuldiger 22 en een ingangsaansluiting voor ontvangst van informatie PP, welke door een logische 12-bits 20 verschuiving (of door een arithmetische of rekenkundige 11 -bits verschuiving) naar rechts of naar beneden van de productinformatie P wordt verkregen. De uitgangsinformatie van de multiplexeereenheid 23 wordt overgebracht naar de logische rekeneenheid 21, waaraan een logische bitverschuivingseenheid 24 is toegevoegd. Een statusregister 25 dient voor opslag van de inhoud van een vlag, welke een tekenverandering kan ondergaan met de door de logische rekeneenheid 21 uitgevoerde, rekenkundige bewerking. 25 De uit een dergelijke rekenkundige bewerking resulterende, digitale 24-bits informatie wordt via een bufferpoortschakeling 23 aan de informatieverdeelleiding DB en via de multiplex-eenheid 33 aan het informatiegeheugen 31 toegevoerd. De uitgangsinformatie TP van het tijdelijke register 32 wordt aan de andere ingangsaansluiting van de multiplex-eenheid 32 toegevoerd.

Het microprogrammageheugen 6 dient voor opslag van een microprogramma, dat de instructies voor een 30 door de verschillende schakelingen van de digitale bewerkingseenheid 1 uit te voeren opeenvolging van bewerkingen bevat. Een serie micro-instructies, welke tot een bepaald microprogramma behoren of dit vormen, wordt sequentieel uitgelezen op basis van door een ’’sequencer” 91 geleverde adressignalen. Dergelijke micro-instructies hebben bijvoorbeeld een woordlengte van 32 bits en worden via een pijpleidingsregister 61 toegevoerd aan een instructie-informatieverdeelleiding IDB. Daarbij wordt opgemerkt, 35 dat de een micro-instructiewoordvormende 32 bits zijn verdeeld in een aantal rasters, zoals een raster voor onmiddellijke informatie, een raster voor besturing van het informatiegeheugen 31, een raster voor besturing van de logische rekeneenheid 21 en een raster voor besturing van de ’’sequencer” 91. De "onmiddellijke informatie" van een micro-instructie wordt via de bufferpoortschakeling 44 aan de informatieverdeelleiding 16 toegevoerd, terwijl de voor het informatiegeheugen 31 bestemde besturingsinformatie via een multiplex-40 eenheid 34 aan een onderste adresingangspoort van het informatiegeheugen 31 wordt toegevoerd, in de "sequencer” 91 wordt het de volgende maal aan het microprogrammageheugen 6 uit te lezen adres bepaald door de tot de micro-instructies behorende ”sequencer”-besturingsinformatie en door van het statusregister 25 afkomstige statusinformatie, zoals vlagstatusinformatie. Een logische uitgangsbesturings-eenheid 22 dient voor besturing van de geheugenbesturingseenheid 2 en wordt zelf door de microinstructies 45 geïnstrueerd, waarbij de logische besturingseenheid 92 en de genoemde ’’sequencer” 91 te zamen de genoemde volgordebesturingseenheid 9 volgens figuur 1 vormen. De micro-instructies bevatten voorts bits voor stapsgewijze waardewijziging van een informatiewijzer 35, welke het bovenste adres van het informatiegeheugen 30 aanwijst en voor stapsgewijze waardewijziging van de coëfficiëntwijzer 71.

De in een formaat met 8-bits woorden van het gastcomputerstelsel ontvangen informatie B kan in het 50 microprogrammageheugen 6 en het coëfficiëntengeheugen 7 worden ingelezen via de koppelschakeling 5.

Figuur 3 toont een geheugenkaart voor het microprogrammageheugen 6 en het coëfficiëntengeheugen 7, beschouwd vanuit het gastcomputerstelsel 4. Zoals figuur 3 laat zien, kunnen de geheugens 6 en 7 vanuit dit stelsel worden beschouwd als een geheugen MR met een totale capaciteit van 4096 (212) woorden, welke ieder bestaat uit 8 bits = één byte. De byte voor bytetoegang tot het geheugen MR is mogelijk met 55 behulp van een 12-bitsadres A. Het geheugen MR is verdeeld in twee onderlinge gelijke gedeelten met ieder 2048 bytes. Eén van de gedeelten, dat in hexadecimale code de adressen $000 tot $FFF bevat, vormt het als microprogramma 6 dienende geheugengebied MPM, terwijl het overige gedeelte met de adressen 192698 4 $800 tot $FFF het als coëfficiëntengeheugen 7 dienende geheugengebied CFM vormen. De 2048 bytes van het coëfficiëntengeheugengebied CFM zijn verder onderverdeeld in twee gelijke gedeelten. Het ene gedeelte met de adressen $800 tot $BFF vormt blz. 0, terwijl het andere gedeelte met de adressen $C00 tot $FFF blz. 1 vormt. Op deze wijze kan het gastcomputerstelsel door middel van het 12-bitsadres A byte voor 5 byte toegang tot de 4096 bytes $000 tot $FFF krijgen. In de digitale signaalbewerkingseenheid 1 kan het programmageheugengebied MPM door de "sequencer” 91 worden geadresseerd voor gelijktijdige uitlezing van 32-bits micro-instructie-informatie I, terwijl het coëfficiëntengeheugengebied CFM door een coëfficiënt-wijzer 71 kan worden geadresseerd voor gelijktijdige uitlezing van 16-bits coëfficiëntinformatie K. Wanneer het adres A wordt weergegeven als a<j - au, kunnen de 9 bits a2 - a,0 als van de "sequencer” 91 afkomstig 10 adres voor toegang tot de 512 32-bitswoorden dienen, terwijl de 9 bits a, - ag door de coëfficiëntwijzer 71 kunnen worden gebruikt als adres voor toegang tot de 512 woorden van blz. 1. Het ene bit ao dient voor het "omslaan” van een bladzijde.

De van het gastcomputerstelsel 4 afkomstige 8-bitssignalen worden met behulp van 2-bits modus-schakelsignalen RS 0, RS 1 in vier verschillende categorieën aan de digitale signaalbewerkingseenheid 1 15 toegevoerd. Figuur 4 toont de samenstelling van de 8-bitssignalen voor deze vier verschillende categorieën, resp. modi. De modusschakelsignalen RS 0, RS 1 kunnen in combinatie vier verschillende toestanden 00-11 aannemen, te weten een informatiemodus M0, een bovenste-adresmodus M1( een onderste-adresmodus M2 en een besturingsmodus M3. Zoals uit figuur 4 blijkt, worden volgens de informatiemodus M0 de bits b0-b7 van de 8-bits informatie B van het gastcomputerstelsel 4 de resp. bits d0-d7 van de in de 20 geheugengebieden MPM en CFM ingelezen 8-bits informatie D. Volgens de bovenste-adresmodus M1 vormen de bits b0-b3 de bovenste vier adresbits ag-a^ van het voor toegang tot het geheugen MR dienende 12-bits adres. Volgens de onderste-adresmodus M2 vormen de bits b0-b7 de adresbits ao-a7 voor het onderste 8-bitsadres. Volgens de besturingsmodus M3 vormen de resp. bits b0-b7 van de bovenste 8-bits informatie B de resp. stuursignalen. Hert bis b7 wordt bijvoorbeeld gebruikt als (bladzijde-) omslaan-25 schakelbesturingssignaal PAGE voor het coëfficiëntengeheugengebied CFM.

De figuren 5 en 6 verduidelijken de informatie-inlezing in het geheugen MR van door het gastcomputerstelsel 4 geleverde informatie.

Figuur 5 vormt een blokschema van de koppelschakeling 5, het programmageheugen 6, het coëfficiëntengeheugen 7 en de aangrenzende deelschakelingen van de digitale signaalbewerkingseenheid 1 volgens 30 de figuren 1 en 2. De hiervoor genoemde 8-bits informatie B, het "chip”-kiessignaal CS en de eveneens hiervoor genoemde modusschakelsignalen RS 0, RS 1 worden resp. toegevoerd aan een informatie-ingangspoort 17, een chipkiesingangsaansluiting 18 en een modusschakelsignaalingangsaansluiting 19R0, 19R, (zie figuur 5). Een klokimpuls CP volgens figuur 6 wordt aan de klokimpulsaansluiting CLK in figuur 5 toegevoerd voor synchronisatie van de verschillende deelschakelingen van de digitale signaalbewerkings-35 eenheid 1.

Aangenomen wordt nu dat voor overdracht van informatie van het gastcomputerstelsel 4 naar de digitale signaalbewerkingseenheid eerst het chipkiessignaal cs naar een laag niveau L is overgegaan en op een tijdstip t, weer naar een hoog niveau H overgaat. Het eerste register 51 wordt daardoor op het tijdstip t., vrijgegeven voor doorlating van via de informatie-ingangspoort 17 ontvangen 8-bits informatie B, zodat deze 40 informatie als uitgangsinformatie ter beschikking komt. Het genoemde chipkiessignaal cs wordt volgens een van de klokimpulsen CP onafhankelijke tijdsritme gewijzigd. Het Q-uitgangssignaal van de flip-flop 53 verandert op een tijdstip t2, behorende bij het verschijnen van de eerste klokimpuls CP na het tijdstip t„ van het niveau "H” naar het niveau "L”. Dit Q-uitgangsniveau "L" blijft behouden tot het bij het verschijnen van de volgende_klokimpuls CP behorende tijdstip t3 en komt dan ter beschikking (wordt doorgegeven naar) een 45 aansluiting c, van een modusdecodeereenheid 52. Deze reageert op het verschijnen van de modusschakelsignalen RS 0, RS 1 aan de aansluitingen 19 R0,19 R1 door activering van slechts één van de bij de genoemde modi M0-M3 behorende signaalleidingen, en zulks gedurende het tijdsinterval t2-t3. Voor de informatiemodus M0 wordt bijvoorbeeld een 8-bits informatievergrendelschakeling 54 geactiveerd voor vergrendeling van de bits b0-b7; voor de besturingsmodus M3 wordt een besturingsinformatievergren-50 delschakeling 56 geactiveerd voor vergrendeling van slechts de noodzakelijke bits van de bits b0-b7. Een adrestelschakeling 55 bevat drie 4-bits voorinstelbare tellers voor de resp. adresbitverzamelingen ao-a3, a4-a7 en a8-a1v Voor de bovenste-adresmodus Mt worden de bits b0-b3 door één van deze 4-bits voorinstelbare tellers, toegevoegd aan de adresbits ag-a·,.,, vergrendeld. Voor de onderste adresmodus M2 worden de bits b0-b3 en b4-b7 vergrendeld door twee andere van de 4-bits voorinstelbare tellers; deze twee 55 tellers zijn resp. toegevoegd aan de adresbits ao-a3 en a4-a7. Deze vergrendelingen dienen op het tijdstip t3 plaats te vinden. Zoals uit de geheugentijd volgens figuur 3 kan worden ontnomen, kunnen de 8 bits d0-d7 van de 1 byte informatie D van de informatievergrendelschakeling 54 af en toe als byte i0—i7, ie-i15, ϊ1β-*23 of 5 192698 i24-i3i van de micro-instructie-informatie I of als byte k0-k7 of ke-k15 van de coëfficiëntinformatie K worden gebruikt. Welke van deze bytes met de 8 bits d0-d7 overeenkomt, resp. daarbij behoort, wordt bepaald door de resp. adresbit a^ a, en a„ van het adres A. Dit wil zeggen, dat de bepaling of de beschouwde informatie micro-instructie-informatie of coëfficiënt-informatie vormt, geschiedt door het adresbit a^. Indien 5 de informatie micro-instructie-informatie bevat, kan het desbetreffende byte van de vier (totaal 32 bits) door de adresbits a*,, a-, worden gespecificeerd; indien de beschouwde informatie coëfficiëntinformatie vormt, kan het in aanmerking komende byte van de twee (totaal 16 bits) door het adresbit ao worden gespecificeerd. In verband daarmede worden de adresbits ao, a1t a-,, door de adresteller 55 toegevoerd aan een adresdeko-deereenheid 57 met 6 uitgangen, welke resp. behoren bij de bits i0—i7, i8-i15, ii6-i23, *24~<3i > k0-k7 en k8-k1s, 10 welke resp. worden ’’bekrachtigd” voor vrijgave van één van 6 met de uitgang van de informatievergrendel-schakeling 54 gekoppelde 8-bits bufferpoortschakelingen. Vier van deze laatstgenoemde schakelingen behoren tot een ”byte”-kiesschakeling 62 voor de micro-instructie-informatie, terwijl de overige twee bufferpoortschakelingen behoren tot een byte-kiesschakeling 72 voor de coëfficiëntinformatie.

Het microprogrammageheugen 6 en het coëfficiëntinformatiegeheugen 7 zijn georganiseerd voor 15 verwerking van bytes als basiseenheid. In verband daarmede is het microprogrammageheugen 6 samengesteld uit de parallelschakeling van vier 512-bytes geheugeneenheden, waaruit een capaciteit van 512 32-bits woorden resulteert. Het coëfficiëntengeheugen 7 vertoont een parallelschakeling van 2024-bytes-geheugeneenheden en vertoont derhalve een capaciteit van twee 512-woordsbladzijden met 16-bits woorden. De uitgangsinformatie van de vier 8-bits bufferpoortschakelingen van de byte-kiesschakeling 62 20 wordt toegevoerd aan de vier 512-bytes geheugeneenheden van het microprogrammageheugen 6, terwijl de uitgangsinformatie van de twee 8-bits bufferpoortschakelingen van de byte-kiesschakeling 72 wordt toegevoerd aan de 2024-byteseenheden van het coëfficiëntengeheugen 7. Van het 12-bits adresuitgangssignaal A van de adresteller 55 worden de 9 bits a2-a10 aan de adresverdeelleiding van het microprogrammageheugen 6 toegevoerd via aan een 9-bits bufferpoortschakeling 63, terwijl de tien bits 8,-a^ 25 via een bufferpoortschakeling 73 aan een coëfficiëntadresverdeelleiding van het coëfficiëntengeheugen 7 worden toegevoerd.

De zojuist genoemde bufferpoortschakelingen 63, 73 kennen drie stabiele toestanden, hetgeen wil zeggen, dat zij bij uitvoering van verversingsinstructies van het microprogramma door een signaal REFRESH worden vrijgegeven en onder overige omstandigheden een hoge impedantie vertonen, resp. in 30 zwevende toestand verkeren. De adresdekodeereenheid 57 reageert bovendien op het genoemde signaal REFRESH door activering van één van de 6 dekodeeruitgangen, waardoor slechts de in aanmerking komende 8-bits bufferpoortschakeling van de byte-kiesschakelingen 62, 72 wordt opgestuurd (vrijgegeven). De bufferpoortschakelingen van deze bytes-kiesschakelingen 62, 72 zijn eveneens als schakelingen met drie stabiele toestanden uitgevoerd.

35 Het voor de adresbits a2-a10 relevante 9-bits programmageheugenadres wordt vervolgens door de ’’sequencer” 91 afgegeven voor op uitlezing van de microinstructies gerichte, opeenvolgende adressering van de in aanmerking komende woorden van het microprogrammageheugen 6. Figuur 6 toont de micro-instructie MPI, welke sequentieel uit het microprogrammageheugen 6 worden uitgelezen. Aan een voor besturing van de geheugenbesturingseenheid 2 en de resp. deelschakelingen van de digitale signaal-40 bewerkingseenheid 1 dienende instructies zijn resp. de getalwaarden .... N-1, N, N+1,... toegevoegd. Opgemerkt wordt, dat de Nde instructie een 32-bits verversingsinstructie bevat, waarvan het verversings-commandobit actief is, terwijl de onmiddellijk op de Nde instructie volgende instructie als gevolg van de gecommandeerde "verversing” door de digitale signaalbewerkingseenheid 1 niet ter kennis wordt genomen. In verband daarmede wordt tussen de Nde en de (N+1)s,e instructie, welke voor de werkelijke signaal-45 bewerking dienen, een instructie NOP (Not operative) opgenomen.

Zoals figuur 6 laat zien, wordt de Nde instructie, met inbegrip van de verversingsinstructie, op een door de klokimpulsen CP bepaald tijdstip tn1 uit het microprogrammageheugen 6 uitgelezen. Deze Nde instructie wordt met een vertragingsduur van één klokimpulsinterval, teweeggebracht door een pijpleidingsregister 61, doorgegeven en vervolgens gedurende het daaropvolgende klokimpulsinterval t12-t13 uitgevoerd. Gedurende 50 dit interval t12-t13 verkeren het microprogrammageheugen 6 en het coëfficiëntengeheugen 7 in de geheugentoegangs- of -adresseringsmodus, zodat toegang tot of adressering van het geheugen door de ’’sequencer” 91 en de uit de inwendige functionering van de digitale signaalbewerkingseenheid 1 resulterende coëfficiëntwijzer 71 wordt verhinderd en de van de informatievergrendelschakeling 54 afkomstige 8-bits informatie als 8-bits woord, dat door het van de adresteller 55 afkomstige adres A wordt geïdentifi-55 ceerd, kan worden ingelezen. Bovendien heerst gedurende het genoemde klokimpulsinterval t12-t13 een toestand (status), dat vergrendeling van de uit het microprogrammageheugen 6 uitgelezen 32-bits informatie in het pijpleidingsregister 61 wordt verhinderd, aangezien het pijpleidingsregistervrijgeefsignaal ENABLE op 192698 6 een hoog niveau wordt gehouden. De tot het uit het microprogrammageheugen 6 uitgelezen instructie MPI (dat wil zeggen de rechtstreeks op de verversingsinstructie behorende instructie) behorende instructie NOP wordt derhalve niet door het pijpleidingsregister 61 vergrendeld; de uitgangsinformatie van dit register 61 heeft een zodanige inhoud, dat de Nde instructie gedurende het tijdsinterval t12-t14 van kracht blijft.

5 Op deze wijze geschiedt tijdens het tijdsinterval tl2~tl3 de verversing, waarbij het verversingssignaal REFRESH actief is, zodat de bufferpoortschakelingen 63, 73 worden opgestuurd en toegang wordt verkregen tot één in het microprogrammageheugen 6 of het coëfficiëntengeheugen 7 opgeslagen woord. Dit wil zeggen, dat één van de tot de byte-kiesschakelingen 62, 72 behorende bufferpoortschakeling wordt opengestuurd voor inlezing van een desbetreffende 1 -byte informatie van de 4096 in het geheugen MR 10 opgeslagen bytes.

Een coëfficiëntwijzer 71, welke bij uitvoering van het in de digitale signaalbewerkingseenheid 1 opgeslagen microprogramma voor adressering van het coëfficiëntengeheugen 7 dient, is zodanig uitgevoerd, dat hij een 9-bits adresuitgangssignaal (a^-a^ aan een coëfficiëntadresverdeelleiding toevoert voor adressering van één van de beide 512-woords bladzijden van het coëfficiëntengeheugen 7; het bij het adresbit a10 15 behorende signaal, dat de bladzijde 0 of de bladzijde 1 aanwijst, wordt in reactie op het bit b7 van de door het gastcomputerstelsel 4 geleverde 8-bits informatie tijdens de besturingsmodus M3 afgegeven. Dit wil zeggen, dat de 8-bits informatie tijdens de besturingsmodus M3 door de besturingsinformatievergren-delschakeling 56 vergrendeld wordt, terwijl het in reactie op het bit b7 afgegeven (bladzijde-)overslaan-signaal PAGE wordt toegevoerd aan de informatie-ingangsaansluiting D van de flip-flop 74 van het D-type. 20 Een tijdens uitvoering van een bepaalde instructie van het microprogramma, zoals een verversingsinstructie, aan omkering onderworpen verversingssignaal REFRESH wordt toegevoerd aan de aanstootaansluiting T van de flip-flop 74, waardoor de aan de informatie-ingangsaansluiting D toegevoerde informatie met het verversingstijdritme wordt ingevoerd en via de Q-uitgangsaansluiting van de flip-flop wordt afgegeven. Het desbetreffende Q-uitgangssignaal wordt als adresbit a10 via bufferpoortschakeling 75 aan de coëfficiënta-25 dresverdeelleiding toegevoerd. Het "omslaan van bladzijden” vindt derhalve slechts plaats bij uitvoering van een bepaalde instructie, zoals de verversingsinstructie, van het microprogramma en bovendien in afhankelijkheid van de inhoud van door het gastcomputerstelsel 4 verstrekte besturingsinformatie.

Bij het in het voorgaande beschreven stelsel met een digitale signaalbewerkingseenheid verschijnen het microprogrammageheugen 6 en het coëfficiëntengeheugen 7 aan het gastcomputerstelsel 4 als een 30 continugeheugen MR, zoals figuur 3 laat zien, dat kan worden geadresseerd door een voorafbepaalde series adresbits ao-a^. Op die wijze wordt een gemakkelijke en eensluidende informatie-overdracht verkregen. Bovendien wordt opgemerkt, dat het coëfficiëntengeheugen 7 ten minste twee met het totale tijdens het uitvoering van een microprogramma door de digitale bewerkingseenheid 1 adresseerbare geheugengebied overeenkomende bladzijden bevat, waarbij "omslaan van de bladzijden” wordt bestuurd 35 door van het gastcomputerstelsel 4 afkomstige besturingsinformatie, bijvoorbeeld door de waarde van het informatiebit b7 tijdens de genoemde besturingsmodus M3. Dit heeft tot gevolg, dat de herinlezing van een deel van een serie coëfficiënten, resp. coëfficiëntwaarden, welke tot nog toe noodzakelijk was, door de uitvinding overbodig wordt gemaakt, zodat het door "optreden” van discrete informatiewaarden veroorzaakte oscillatie- of andere stoorverschijnselen wordt verhinderd. Aangezien het tijdsritme voor informatie-inlezing 40 van uit het gastcomputerstelsel 4 afkomstige informatie in het geheugen MR en voor het "omslaan van een bladzijde" een cyclisiteit vertoont, welke irrelevant is voor digitale signaalbewerking, zoals de tijdens uitvoering van het microprogramma plaatsvindende, logische bewerking of vermenigvuldiging, zoals bijvoorbeeld wanneer een verversingscyclus tijdens de uitvoering van een verversingsinstructie valt, bestaat geen gevaar, dat tijdens vermenigvuldiging een (ongewenste) verandering van een coëfficiënt optreedt.

45 Voor verduidelijking van de vermenigvuldiging, door middel van de vermenigvuldiger 22, van coëfficiëntin-formatie "met dubbele nauwkeurigheid” wordt nu verwezen naar figuur 7.

Aan de coëfficiëntingangsaansluiting X van de vermenigvuldiger 22 wordt 12-bits coëfficiëntinformatie X toegevoerd, zoals reeds is opgemerkt; deze informatie X wordt vermenigvuldigd met een 24-bits digitale signaalinformatie X, welke aan de ingangsaansluiting Y voor ontvangst van te vermenigvuldigen informatie 50 wordt toegevoerd; uit deze vermenigvuldiging resulteert een 36 bits productinformatie. Daarvan worden de 24 bits van hoogste significantie of hoogste bits als productinformatie P aan een multiplex-eenheid 23 toegevoerd. Wanneer de coëfficiëntinformatie een 24-bits dubbele nauwkeurigheid dient te hebben, worden deze 24 bits verdeeld in een hoogste-12-bits informatie XH ter lengte van één woord en een laagste-12-bits informatie XL ter lengte van één woord. Deze informatiewaarden XH en HL worden resp. met de te 55 vermenigvuldigen informatie Y vermenigvuldigd, waarna de resp. bij deze vermenigvuldigingen verkregen informatiewaarden worden samengevoegd tot 24-bits coëfficiëntinformatie. Aangezien de hoogste 12 bits van de uit de vermenigvuldiging van de laagste-12-bits informatie XL met de te vermenigvuldigen informatie 7 192698 Y resulterende 36-bits productinformatie XL.Y corresponderen met de laagste 12 bits van de 24-bits productinformatie P, is het noodzakelijk een tweede productinformatie PP te gebruiken, waarin de productwaarde XL.Y over één woord, resp. 12 bits, naar de lage zijde is verschoven en de hoogste 12 bits met 12 bits naar de hoge zijde zijn uitgebreid (expanded) tot 24-bits informatie.

5 Meer in het bijzonder kan in dit verband onder referte aan figuur 7 worden opgemerkt, dat wanneer de te vermenigvuldigen 24-bits informatie Y met de 24-bits coëfficiëntinformatie met dubbele nauwkeurigheid wordt vermenigvuldigd, met de hoogste 12 bits van de 24-bits coëfficiëntinformatie overeenkomende informatie XH met de te vermenigvuldigen informatie Y tijdens een eerste-traps vermenigvuldiging wordt vermenigvuldigd tot 36-bits productinformatie Y.X, waarna de hoogste 24 bits van deze productinformatie 10 Y.XH als eerste productinformatie P aan de vermenigvuldiger 22 worden afgenomen. Tijdens een tweede-traps vermenigvuldiging wordt de met de laagste 12 bits van de genoemde 24-bits coëfficiëntinformatie overeenkomende informatie XL met de vermenigvuldigtal-informatie Y vermenigvuldigt tot een 36-bits productinformatie, welke vervolgens over 12 bits naar de lage zijde wordt verschoven, zodat deze productinformatie Y.XL op de in figuur 7 met een volle lijn en twee punten aangeduide plaats terecht komt. De 15 hoogste 12 bits van deze productinformatie worden onderworpen aan tekenbitexpansie, waarna de resulterende 24 bits als productinformatie PP aan de vermenigvuldiger 22 worden afgenomen. Met ’’tekenbitexpansie" wordt een bewerking bedoeld, waarbij aan de hoge zijde van de in 2-complement notatie weergegeven, digitale informatie een met het verschil tussen het voor de nieuwe notatie gewenste, totale aantal bits en het bij de oorspronkelijke (product) notatie gebruikte aantal bits overeenkomend aantal aan 20 het tekenbit gelijke bits wordt toegevoegd.

TABEL A

Decimale getalwaarde Binaire 2-complement notatie 25 - 4-bits formaat 8-bits formaat 7 0111 00000111 6 0110 00000110 30 5 0101 00000101 4 0100 00000100 3 0011 00000011 2 00 1 0 0000001 o 1 0001 00000001 35 0 0000 00000000 -1 1111 11111111 -2 1110 11111110 -3 1101 11111101 -4 1100 11111100 40-5 10 11 111110 11 -6 1010 11111010 -7 1 0 0 1 1 1 1 1 1 0 0 1 -8 1000 11111 000 45

Zo laat tabel A bij wijze van voorbeeld zien, dat vier aan het hoogste bit (tekenbit) 0 of 1 van 4-bits binaire informatie in 2-complement notatie aan dat hoogste bit worden voorgevoegd, waaruit 8-bits informatie resulteert, welke dezelfde decimale getalwaarde vertegenwoordigt. De toegepaste apparatuur kan zodanig worden uitgevoerd, dat de informatiesignaalleiding tussen de vermenigvuldiger 22 en de multiplex-50 eenheid 23 op de in figuur 2 weergegeven wijze verloopt, dat wil zeggen, dat de eerste productinformatie P en de tweede productinformatie PP zonder enige verantwoording van de door de vermenigvuldiger 22 uitgevoerde vermenigvuldiging worden verkregen. De multiplex-eenheid 23 voert de eerste productinformatie P aan de logische rekeneenheid 21 toe op het tijdstip, waarop de genoemde eerste-traps vermenigvuldiging plaatsvindt, en de tweede productinformatie PP op het tijdstip, waarop de genoemde twee-traps vermenig-55 vuldiging geschiedt, zodat deze productinformatiewaarden P en PP door de logische rekeneenheid 21 worden gecombineerd. Tenminste de hoogste 12 bits van de resulterende productinformatiewaarden kunnen naar de ingangsaansluiting PP van de multiplex-eenheid worden overgebracht, terwijl de bitverschuiving en 192698 8 de tekenbitexpansie door de logische rekeneenheid 21 kunnen worden uitgevoerd.

Uit het voorgaande wordt duidelijk, dat de vermenigvuldiger 22 voor vermenigvuldiging van een digitale signaalinformatie met een lengte van 24 bits met een coëfficiëntinformatie, waarvan de woordlengte 12 bits bedraagt, slechts voor 24 x 12 bits behoeft te zijn uitgelegd en dat voor uitvoering van een algoritme, 5 waarbij een coëfficiëntwoordlengte van 24 bits voor dubbele nauwkeurigheid nodig is, het coëfficiëntwoord van dubbele nauwkeurigheid wordt verdeeld in 12 hoog-bits en 12 laag-bits, welke resp. met de digitale signaalinformatie worden vermenigvuldigd, waarbij de uit de tweede vermenigvuldiging resulterende productinformatie over één woord of 12 bits door logische verschuiving of over 11 bits door rekenkundige verschuiving naar de lage zijde wordt verschoven ter verkrijging van een tweede productinformatie PP, 10 welke vervolgens bij de uit de eerste-traps vermenigvuldiging resulterende productinformatie P wordt opgeteld ter verkrijging van een uiteindelijke vermenigvuldiging van 24 bits met 24 bits. De toename van het aantal uit te voeren bewerkingscycli bedraagt bij benadering één, waardoor in vergelijking met dubbele-nauwkeurigheidsbewerkingen van bekend type een uiterst snelle bewerking wordt verkregen.

Bovendien kan snelle bewerking bij enkelvoudige nauwkeurigheid worden toegepast voor bewerkings-15 componenten, waarbij slechts 12-bits coëfficiëntnauwkeurigheid gewenst is, in welk geval bewerking bij dubbele nauwkeurigheid slechts wordt toegepast bij bewerkingscomponenten, welke een hogere coëfficiëntnauwkeurigheid vereisen, zoals digitale filterbewerking. Als gevolg hiervan vertoont een signaalbewerkings-stelsel volgens de uitvinding een aanzienlijk verbeterd ”hardware”-rendement.

Als variant op de in het voorgaande beschreven uitvoeringsvorm kan bijvoorbeeld de woordlengte van 20 digitale signaalinformatie of van coëfficiëntinformatie op willekeurig gewenste wijze worden vooringesteld.

De tijdstippen voor informatie-inlezing of het ’’overslaan van een bladzijde” behoeven niet tijdens de verversingscyclus te worden geïndiceerd, doch kunnen ook volgen tijdens de uitvoeringscyclus van een bepaalde instructie, zoals NOP of de instructie ’’tijdelijke onderbreking” (pauze-instructie), welke in zekere mate zonder belang voor de bewerking in engere zin van de digitale signaalinformatie zijn. Binnen het kader 25 van de uitvinding zijn ook verschillende andere wijzigingen mogelijk.

Aan de hand van de tekening, te beginnen bij figuur 8, zal nu een digitale signaalvertragingsschakeling worden beschreven, welke met een digitaal signaalbewerkingsstelsel wordt toegepast om te komen tot een echokamer of soortgelijke inrichting; meer in het bijzonder zal de opbouw van de desbetreffende geheugen-besturingseenheid worden beschreven.

30 In figuur 8 heeft het verwijzingsgetal 3 betrekking op een signaalvertragingsgeheugen met een capaciteit van bijvoorbeeld 64K (65.536) 24-bits digitale signalen, leder in het geheugen 3 opgeslagen woord wordt geadresseerd met behulp van bijvoorbeeld een 16-bits geheugenadres MA, dat wordt geleverd door een adresbeheerseenheid AMU van de geheugenbesturingsschakeling 2.

Zoals bijvoorbeeld in figuur 9 is te zien, zijn de 64 K in het geheugen 3 opgeslagen woorden verdeeld 35 volgens kleine n geheugencellen 0,-0,,. Een adresbeheersgeheugen 81 (AMM), dat tot de adresbeheerseenheid 8 behoort, dient voor opslag van randadressen (bovenadres TA en benedenadres BA) van deze eerste tot en met nde geheugencellen Ο,-Cn en van de adressen van momentaan onder toegang staande cellen of ’’momentane” adressen CA. De cellen C,-Cn van het geheugen 3 kunnen overlappende woorden bevatten; dit is bijvoorbeeld het geval voor de cellen C2 en C3. Ook is het mogelijk, dat de cellen C.,-Cn tot 40 een onderbroken adresgebied behoren; dit geldt bijvoorbeeld voor de cellen C, en C2. Het adresbeheersgeheugen 81 bevat voor iedere geheugencel C.,-Cn een gebied 81B voor opslag van een benedenadres BA, dat de minimale adreswaarde heeft, en een gebied 81T voor opslag van een bovenadres TA, dat de maximale adreswaarde heeft, en voorts een gebied 81C voor opslag van momentane adressen CA, in waarde oplopende van die voor het benedenadres BA tot die voor het bovenadres TA. leder dergelijk 45 opgslaggebied 81B, 81T en 81C is in staat tot opslag van aan het aantal cellen gerelateerde aantallen woorden en kan worden geadresseerd door de celnummers in serievorm.

Inlezing van de adressen BA, TA en CA (initialisering van volgende wijzigingen) kan worden uitgevoerd door een gastcomputerstelsel 4, zoals bij de reeds beschreven digitale signaalbewerkingseenheid 1. Het gastcomputerstelsel 4 levert bijvoorbeeld 6-bits informatie voor specificatie van de serienummers van de 50 geheugencellen en 16-bits adresinformatie voor identificatie van de verschillende adressen BA, TA en CA. De celserienummerinformatie en de adresinformatie worden aan de geheugenbeheerseenheid 8 toegevoerd via een multiplex-eenheid 72, welke als schakel- en kiesinrichting van de geheugenbesturingseenheid 2 dient, en via het adresregister 11. Opgemerkt wordt, dat het signaalvertragingsgeheugen 3 voor 6-bits celserienummerinformatie kan worden verdeeld in 53 geheugencellen.

55 Figuur 11 toont het schema van een voor een adresbeheerseenheid 8 typische schakeling. Daarbij dient een opteller 83 voor optelling van ”1” bij, resp. stapsgewijze waardevermeerdering met ”1” van, het uit het geheugengebied 81C van het adresbeheersgeheugen 81 uitgelezen momentane adres CA. Daaruit 9 192698 resulteert een met ”1” gestegen informatiewaarde van het momentane adres, welke informatiewaarde wordt toegevoerd aan een vergelijkingsschakeling 84 en een multiplex-eenheid 85, waarbij de eerstgenoemde vergelijking met het uit het gebied 81T van het adresbeheersgeheugen 81 uitgelezen bovenadres TA uitvoert en het uit deze vergelijking resulterende signaal aan de schakelbesturingsaansluiting van de 5 multiplex-eenheid 85 toevoert. Deze laatstgenoemde dient voor keuze en afgifte van het benedenadres BA uit het gebied 81B van het adresbeheersgeheugen 81 of van de uit de door de opteller 83 uitgevoerde optelling resulterende waarde, zulks in afhankelijkheid van het resultaat van de hiervoor genoemde vergelijking. Wanneer de uit de optelling resulterende informatiewaarde hoger dan de waarde van het bovenadres TA ligt, wordt het benedenadres BA gekozen en afgegeven. Het door de multiplex-eenheid 85 10 afgegeven adres wordt via een multiplex-eenheid 86 aan het gebied 81C van het adresbeheersgeheugen 81 toegevoerd en in reactie op een van het microprogrammageheugen 6 afkomstige inleesinstructie WT daarin ingelezen. Op deze wijze wordt het momentane adres CA van het geheugengebied 81C steeds, wanneer door het microprogrammageheugen de inleesinstructie WT aan het signaalvertragingsgeheugen 3 wordt toegevoerd, met ”1” in waarde vergroot, terwijl het adres CA na het bereiken van de bovenadreswaarde 15 opnieuw vanaf de bovenadreswaarde wordt vergroot.

Opgemerkt wordt, dat de digitale signaalbewerkingseenheid 1 volgens figuur 1 overeenkomt met de in figuur 8 weergegeven deelschakelingen, met uitzondering van de geheugenbesturingseenheid 2, het signaalvertragingsgeheugen 3 en het gastcomputerstelsel.

Bij de hier beschreven uitvoeringsvorm bevat de micro-instructie een raster voor besturing van de voor 20 beheer aan het signaalvertragingsgeheugen 3 toegevoegde adresgeheugeneenheid 8. Daar het signaalvertragingsgeheugen 3 64 geheugencellen kan bevatten, zijn voor specificatie van de celserienummers steeds 6 bits nodig, terwijl voorts 2 bits nodig zijn voor besturing van inlezing en uitlezing van informatie in, resp. uit, het signaalvertragingsgeheugen 3. Als gevolgd daarvan vormt het genoemde raster een 8-bits besturingsraster, dat aan de adresbeheerseenheid 8 wordt toegevoerd om aan het gebied 81C van het 25 adresbeheersgeheugen 81 een momentaan adres voor adressering van het signaalvertragingsgeheugen 3 te ontlokken.

Wanneer bijvoorbeeld de eerste geheugencel C1 van het signaalvertragingsgeheugen 3 als vertragings-schakeling werkt, is het nodig eerst het bovenadres BA, en het onderadres TA, voor de geheugencel C, en bovendien het momentane adres CA, (tussen BA, en TA,) in te lezen in die respectieve woorden, welke in 30 de gebieden 81B, 81T en 81C van het adresbeheersgeheugen 81 zijn opgeslagen, waarvan de celnummer-serieadressen gelijk aan bijvoorbeeld ”1” zijn (initialiseringsstap). Tijdens deze initialisering wordt de multiplex-eenheid 82 van de geheugenbesturingseenheid 2 overgeschakeld aan het gastcomputerstelsel 4, dat dan aan het adresbeheersgeheugen 8 een signaal levert, dat sequentieel het celserienummer ”1 ” en de adresinformatie voor de adressen BA,, TA, en CA, bevat. Bij de sequentiële transmissie van de adres-35 waarden BA,, TA, en CA, levert het gastcomputerstelsel 4 bovendien adresidentificatiecodes, welke voor identificatie van de verschillende adressen dienen. De aldus overgebrachte informatie wordt in de resp. opslaggebieden 81B, 81T en 81C ingelezen.

Na initialisering op de hier beschreven wijze van de te gebruiken geheugencellen wordt de multiplex-eenheid 82 naar het microprogrammageheugen 6 overgeschakeld, zodat de adresbeheerseenheid 8 daarna 40 door het microprogramma wordt bestuurd. Bij de hier beschreven uitvoeringsvorm gaat de besturing, nadat alle woorden in het signaalvertragingsgeheugen 3 zijn uitgewist of op de waarde ”0” zijn gebracht, naar de digitale signaalvertragingslus over. In deze vertragingslus vinden inlezing en uitlezing plaats van de door met momentane adres CA aangewezen woorden van het signaalvertragingsgeheugen 3, terwijl een waardevermeerdering van het momentane adres CA plaatsvindt. Volgens het microprogramma is het slechts 45 nodig om de serienummers van de geheugencellen aan te wijzen en inlees· en uitleesinstructies af te geven, terwijl de genoemde waardevermeerdering van het momentane adres CA en de na bereiking van het bovenadres volgende overschakeling naar het benedenadres BA automatisch door de adresbeheerseenheid 8 worden uitgevoerd.

Wanneer het celserienummer van een cel van het signaalvertragingsgeheugen 3 in de microprogramma-50 signaalvertragingslus wordt gespecificeerd, wordt het momentane adres CA van het bij het desbetreffende celserienummer behorende woord van het adresbeheersgeheugen 81 uitgelezen en wordt, op basis van dit uitgelezen adres CA, toegang tot het signaalvertragingsgeheugen 3 verschaft. Wanneer de toegangs-tijdsduur van dit geheugen in de grote orde van de duur van één microprogramma-instructiecyclus ligt of kleiner dan die duur is, kan de bestandsinformatie van het geadresseerde woord worden ingevoerd of 55 uitgevoerd door de daaropvolgende micro-instructie, zodanig, dat digitale signaalinformatie in het geheugen 3 kan worden ingelezen of daaruit kan worden uitgelezen. In de bedrijfstoestand "uitlezing” vindt geen waardevermeerdering van het momentane adres CA in de adresbeheerseenheid 8 plaats en kan de tijdens 192698 10 de op de aanwijzing van het celserienummer volgende instructiecyclus uit het signaalvertragingsgeheugen 3 uitgelezen informatie via de informatieverdeelleiding DB worden overgebracht naar de registers of andere deelschakelingen, welke de volgende bewerkingsstappen uitvoeren, zoals de vermenigvuldiger en een digitaal/analoog-omzetter. Tijdens de bedrijfstoestand ’’inlezing" wordt, nadat toegang tot het geheugen is 5 verkregen, in reactie op de microinstructie een inleesimpuls afgegeven, waardoor de aan de informatieverdeelleiding DB aanwezige digitale informatie in het geadresseerde woord van het signaalvertragingsgeheugen 3 wordt ingelezen, terwijl het momentane adres CA door de adresbeheerseenheid 8 in waarde wordt verhoogd, waartoe de van de multiplex-eenheid 85 afkomstige adresinformatie aan de adresbeheerseenheid 8 wordt toegevoerd.

10 Figuur 12 toont de tijdsritmerelatie tussen verschillende signalen tijdens uitlezing op basis van het microprogramma. In figuur 12 komt het tijdsinterval Ts overeen met één instructiecyclus van het micro-programma. Het celserienummer wordt bij de inleesinstructie tijdens het tijdvak t.,-t2 geïndiceerd, terwijl in het tijdvak t2-t3 informatie-uitwisseling tussen het signaalvertragingsgeheugen 3 en de informatieverdeelleiding DB plaatsvindt. Wanneer het celserienummer op het tijdstip t1 wordt gespecificeerd, wordt het uit het 15 adresgebied 81C van het adresbeheersgeheugen 81 uitgelezen momentane adres CA bepaald op een tijdstip t11f dat wil zeggen na verloop van een voorafbepaalde toegangstijdsduur. Vanaf het tijdstip t12, dat wil zeggen kort na het tijdstip tn, wordt een adres-strobe-impuls voor het signaalvertragingsgeheugen 3 geleverd voor toegangsverschaffing tot het signaalvertragingsgeheugen 3. Inlezing daarin en uitlezing daaruit is mogelijk, resp. wordt vrijgegeven, na verloop van een adrestijdsduur, welke wordt bepaald door de 20 eigenschappen van de als signaalvertragingsgeheugen 3 toegepaste geheugeninrichting en ligt bij een geheugen van het "dynamic” RAM-type in de grootte orde van 100 tot enige honderden nanoseconden. Op het tijdstip t12, onmiddellijk voorafgaande aan het tijdsinterval t2-t3 voor de volgende instructiecyclus, of onmiddellijk voor het tijdstip t3 worden inlees- en uitleesimpulsen afgegeven voor uitwisseling van digitale signaalinformatie tussen het geadresseerde woord van het signaalvertragingsgeheugen 3 en de 25 informatieverdeelleiding DB. Gedurende het tijdsinterval vanaf het tijdstip t„ vindt bepaling van het momentane adres CA plaats totdat op het tijdstip t13 de genoemde inleesimpuls door het signaalvertragingsgeheugen 3 wordt geleverd, waardoor het adres CA aan waardevergroting door de opteller 83 wordt onderworpen, vergelijking van de aldus bereikte waarde met het bovenadres TA door de vergelijkings-schakeling 84 volgt, evenals adreskeuze door de multiplex-eenheid 85; één en ander geschiedt in de 30 adresbeheerseenheid 3. Het door de multiplex-eenheid 85 gekozen adres, dat wil zeggen het volgende voor verschaffing van toegang tot het signaalvertragingsgeheugen 3 tijdens de volgende signaalvertragingslus nodige adres NA, wordt via de multiplex-eenheid 86 aan het adresgebied 81C toegevoerd, waarin het volgende adres NA echter eerst wordt ingelezen op het tijdstip t13, wanneer de inleesimpuls tijdens de bedrijfstoestand "inlezing” ter beschikking komt. Dit wil zeggen, dat gedurende één cyclus van de micropro-35 grammasignaalvertragingslus inlezing van het digitale signaal in hetzelfde woord van het signaalvertragingsgeheugen 3 wordt verkregen, waartoe tijdens inlezing met behulp van het momentane adres CA toegang is verkregen, terwijl het momentane adres CA slechts op dat tijdstip in het gebied 81C van het adresbeheersgeheugen 81 wordt ingelezen. Nadat alle woorden van de als vertragingslijn dienende geheugencel, zoals de eerste geheugencel C,, zijn geadresseerd, wordt het woord, waarin het digitale signaal is ingelezen, 40 opnieuw uitgelezen, waarbij de "opgetreden” of teweeggebrachte vertragingsduur het product vormt van het totale aantal woorden van de desbetreffende geheugencel, resp. het verschil tussen de bovenadreswaarde TA en de benedenadreswaarde BA, en de cyclusduur van de microprogrammasignaalvertragingslus. Deze cyclusduur van de signaalvertragingslus kan, wanneer in de lus een programma voor herhaalde beëindigingscontrole van de door de analoog/digitaal-omzetter uitgevoerde bemonstering wordt ingevoerd, 45 totdat deze laatste is beëindigd, worden vergeleken met de bemonsteringsperiodeduur.

Voor een bemonsterklokimpulsfrequentie van 50 kHz (bemonsterperiodeduur 20 microsec.) en een aantal van 1000 woorden in de als vertragingslijn gebruikte geheugencel bedraagt de vertragingsduur 20 msec. Voor een toename met één woord in de geheugencel neemt de vertragingsduur met 20 microces. toe; voor vermindering met één woord in de geheugencel, neemt de vertragingsduur met 20 microsec. af. Het aantal 50 woorden kan gemakkelijk worden vergroot en verkleind door herinlezing van ten minste één benedenadres BA en bovenadres TA van de desbetreffende geheugencel onder besturing door het gastcomputerstelsel.

Figuur 13 toont een stromingsdiagram voor uitvoering van een dergelijke signaalvertraging op basis van een microprogramma. Voordat naar de signaalvertragingslus wordt overgegaan, wordt tijden stap 201 "0” in alle woorden van het signaalvertragingsgeheugen 3 ingelezen (wisseling of terugstelling in de uitgangs-55 stand). Daarna volgt het doorlopen van de signaalvertragingslus, te beginnen bij de stap 202, waarbij wordt gecontroleerd of de analoog/digitaal-omzetting is voltooid. Steeds wanneer in de analoog/digitaal-omzetter 100 bemonstering plaatsvindt, worden de daarbij verkregen digitale signalen in het signaalvertragings- 11 192698 geheugen 3 ingelezen, waarbij het momentane adres CA in het gebied 81C van het adresbeheersgeheugen 81 automatisch wordt heringelezen in de adresbeheerseenheid 8 (stap 203 en volgende). Tijdens stap 203 wordt de aan analoog/digitaal-omzetting onderworpen, digitale signaal-signaalinformatie via de informatiever-deelleiding DB aan bijvoorbeeld het registergebied Ra van het informatiegeheugen 30 toegevoerd. Tijdens 5 de stappen 204 en 205 wordt celserienummerinformatie aan het signaalvertragingsgeheugen 3 toegevoerd voor uitlezing van de digitale signaalinformatie. Zo wordt tijdens stap 204 de instructie voor uitlezing van de eerste geheugencel C, aan de adresbeheerseenheid 8 toegevoerd; deze geeft dan een momentane adresinformatie CA voor de eerste geheugencel af, dat wil zeggen voor toegang tot deze cel van het signaalvertragingsgeheugen 3. Na een door de eigenschappen van de in het geheugen 3 toegepaste 10 geheugenelement bepaalde toegangstijdsduur kan geldige uitgangsinformatie uit het geheugen 3 worden uitgelezen. Deze uitgangsinformatie krijgt in het algemeen zijn geldigheid na 100 tot enige honderden nanoces. in geval van een signaalvertragingsgeheugen 3, dat als geheugen van het type D-RAM is uitgevoerd. Nadat de uitgangsinformatie op deze wijze is vastgesteld, wordt tijdens stap 205 de door het geheugen 3 aan de informatieverdeelleiding DB geleverde informatie in het registergebied Rb van de 15 informatiegeheugeneenheid opgeslagen. In verband daarmede vindt de uitlezing van het signaalvertragingsgeheugen 3 in twee micro-instructiestappen plaats. De uitlezing uit het geheugen 3 kan echter ook in één micro-instructiestap plaatsvinden, bijvoorbeeld wanneer de voor uitvoering van één micro-instructiestap benodigde tijdsduur (instructiecyclus) betrekkelijk lang is of de toegangstijdsduur tot het adresbeheersgeheugen 81 of het signaalvertragingsgeheugen 3 kan worden geminimaliseerd.

20 Tijdens stap 206, welke de inleesinstructie voor de eerste cel van het signaalvertragingsgeheugen 3 vormt, worden de instructie en de celserienummerinformatie toegevoerd aan de adresbeheerseenheid 8, zodanig, dat het momentane adres CA voor de eerste cel wordt uitgelezen en voor adressering van het geheugen 3 ter beschikking komt. Tijdens de daaropvolgende stap 207 wordt het inleessignaal voor inlezing van de informatie in het signaalvertragingsgeheugen 3 afgegeven. Daarbij wordt de informatie-inhoud van 25 het registergebied Ra, dat wil zeggen de daarin opgeslagen uitgangsinformatie van de analoog-digitaal-omzetter 100, aan de informatieverdeelleiding JB toegevoerd en in het signaalvertragingsgeheugen 3 ingelezen.

De uit de geheugencel C1 van het geheugen 3 uitgelezen en in het registergebied Rb opgeslagen informatie wordt tijdens stap 208 aan de digitaal/analoog-omzetter 101 toegevoerd, waarna het programma 30 naar stap 202 terugkeert voor voltooiing van de signaalvertragingslus.

Een dergelijke echokamer of soortgelijke inrichting kan zonder noodzaak van verandering van de ”hardware”-apparatuur uit een aantal signaalvertragingslijnen worden samengesteld door invoering tijdens stap 209 (dat wil zeggen in de in figuur 12 met een gebroken lijn getekende positie) van een programma, volgens hetwelk andere geheugengebieden voor uitlezing/inlezing worden aangewezen, of een programma, 35 volgens hetwelk uit de resp. cellen van het signaalvertragingsgeheugen 3 uitgelezen informatie wordt vermenigvuldigd met een coëfficiëntinformatie, waarna de resulterende productinformatie wordt opgeteld bij de nog niet aan vertraging onderworpen informatie, zoals de aan analoog/digitaal-omzetting onderworpen en in het registergebied Ra onderworpen informatie. Bovendien kan het geheugencelserienummer worden aangewezen door het gastcomputerstelsel 4; dit kan bijvoorbeeld geschieden tijdens de wachtduur voor 40 analoog/digitaal-omzetting bij stap 201 voor herinlezing van het genoemde benedenadres BA of bovenadres TA voor dynamische verandering van de vertragingsduur van de aan de verschillende geheugencellen toegevoegde signaalvertragingsschakeling.

De van de analoog-digitaal-omzetter 101 afkomstige informatie kan rechtstreeks in het signaalvertragingsgeheugen 3 worden ingelezen; ook is het mogelijk, dat de uit dit geheugen 3 uitgelezen 45 informatie rechtstreeks aan de digitaal/analoog-omzetter 100 wordt toegevoerd, dat wil zeggen zonder toepassing van de registergebieden Ra, Rb van de informatiegeheugeneenheid 13. Figuur 14 toont een stromingsdiagram voor een dergelijke procedure. Daarbij komen de stappen 201, 202 met die volgens figuur 13 overeen. Na stap 202 volgt echter een stap 301 voor uitlezing van bijvoorbeeld de eerste geheugencel C1 van het signaalvertragingsgeheugen 3, overeenkomende met stap 204 in figuur 13. Wanneer de aldus 50 uitgelezen informatie geldig in de informatieverdeelleiding DB is, wordt de informatie tijdens stap 302 rechtstreeks aan de digitaal/analoog-omzetter 100 toegevoerd. Tijdens stap 303, overeenkomende met stap 206 van figuur 13, wordt toegang verkregen tot het inleesadres van de eerste geheugencel van het geheugen 3. Tijdens stap 304 wordt de van de analoog/digitaal-omzetter 101 afkomstige informatie via de informatieverdeelleiding DB toegevoerd aan het adres, waartoe tijdens de voorafgaande stap toegang is 55 verkregen. De stappen 202 (toestandsbeoordeling-)-304 vormen een volledige cyclus van de vertragingslus. Daarbij wordt opgemerkt, dat de stap 202 tussen de stappen 302 en 303 kan worden geplaatst. In dat geval vormen de stappen 301, 302, 202, 303 en 304 één volledige cyclus van de vertragingslus.

192698 12

Figuur 5 toont een uitvoeringsvariant van een digitale signaalbewerkingseenheid, speciaal voor toepassing bij een echokamer of soortgelijke inrichting.

Bij deze speciale uitvoeringvorm worden in plaats van momentane adressen CA de inleesadressen BA en uitleesadressen RA volgens figuur 10 gebruikt. Deze adressen worden opgeslagen in respectieve 5 gebieden 81W en 81R van het adresbeheersgeheugen 81.

In de adresbeheerseenheid 8 bevindt zich een WD-geheugenschakeling 8W voor opslag van aan het inleesadres WA toe te voeren inleesinformatie WD, een RD-geheugenschakeling 8R voor opslag van aan het uitleesadres RA toe te voeren uitleesinformatie D en een opteller 83' voor optelling van het van het gebied 81W van het adresbeheersgeheugen 81 afkomstige inleesadres BA bij de van de geheugen-10 schakeling 8W afkomstige inleesinformatie WD tijdens inlezing en voor optelling van de uit het gebied 81R van het adresbeheersgeheugen 81 afkomstige uitleesadres RA bij de uit de geheugenschakeling 8R afkomstige uitleesinformatie RD tijdens inlezing. De door de opteller 83' bereikte sominformatie wordt toegevoerd aan een vergelijkingsschakeling 84 en aan een multiplex-eenheid 85, welke als schakel- en kiesinrichting dienen. De genoemde adresinformatie en het bovenadres TA uit het gebied 81T worden door 15 de vergelijkingsschakeling 84 met elkaar vergeleken; het uit deze vergelijking resulterende uitgangssignaal wordt toegevoerd aan de schakelbesturingsaansluiting van de multiplexeenheid 85. Deze voert keuze en afgifte uit van het bodemadres BA uit het gebied 81D van het adresbeheersgeheugen 81 of van de sominformatie van de opteller 83', waarbij de keuze van het uitgangssignaal van de vergelijkingsschakeling 84 afhankelijk is. Wanneer de genoemde sominformatie een hogere waarde heeft dan het bovenadres TA, 20 wordt het benedenadres BA gekozen en afgegeven; in het andere geval wordt de genoemde sominformatie afgegeven. De uitgangsinformatie van de multiplex-eenheid 85 vormt het volgende adres NA, dat het inlees-of uitleesadres specificeert, waartoe de volgende maal toegang dient te worden verkregen. Deze uitgangsinformatie wordt tijdens inlezing via de multiplex-eenheid 86W aan het gebied 81W van het adresbeheersgeheugen 81 en tijdens uitlezing via de multiplex-eenheid 86R aan het gebied 81R van het geheugen 81 25 toegevoerd. Op dat tijdstip is inleesinformatie ”1” of van het gastcomputerstelsel 4 afkomstige inleesinformatie, zoals ”0” of ”2", aan de geheugenschakeling 8W toegevoerd voor de inleesinformatie WD voor het inleesadres WA, dat wil zeggen na de door de multiplex-eenheid 86’W uitgevoerde overschakeling en keuze, terwijl uitleesinformatie ”1” of van het gastcomputerstelsel 4 afkomstige uitleesinformatie op soortgelijke wijze aan de geheugenschakeling 8R is toegevoerd voor de uitleesinformatie voor het 30 uitleesadres RA, dat wil zeggen na de door de multiplex-eenheid 86'R uitgevoerde overschakeling en keuze. Wanneer een vertragingsduur een constante waarde heeft, worden de inleesinformatie ”1” en de uitleesinformatie ”1" door de respectieve multiplex-eenheden 86’W, 86'R aan de respectieve geheugen-schakelingen 8W, 8R toegevoerd, zodat de inlees- en uitleesinformatie WD, RD van deze geheugenschakeling 8W, 8R de waarde ”1” heeft. Als gevolg daarvan zal in de opteller 83' het inleesadres WA bij 35 iedere inlezing een waardevermindering ondergaan, terwijl het uitleesadres RA bij iedere uitlezing eveneens een dergelijke waardevermeerdering ondergaat.

Voor het tijdsritme van inlezing en uitlezing van digitale signalen in het signaalvertragingsgeheugen 3 wordt verwezen naar figuur 12. Tijdens uitlezing wordt het celserienummer op het tijdstip t, gespecificeerd en wordt de uitleesinstructie aan de adresbeheerseenheid 8 toegevoerd. Daardoor wordt het bij het 40 gespecificeerde celserienummer behorende woord in het uitleesadresgebied 81R van het adresbeheersgeheugen 81 geadresseerd, waarna de desbetreffende uitgangsinformatie, het uitleesadres RA, geldig wordt op een tijdstip t„ na verloop van een voorafbepaalde toegangstijdsduur. Vanaf een na het tijdstip t„ komend tijdstip t12 wordt een adres-strobe-signaal afgegeven, zodat het signaalvertragingsgeheugen 3 door het uitleesadres RA wordt geadresseerd.

45 Tijdens de instructiecyclus van t2-t3 in figuur 12 wordt op het tijdstip t13, dat wil zeggen na het verstrijken van de toegangstijdsduur en nadat de uitgangsinformatie geldig is geworden, een uitleesimpuls afgegeven, waardoor een uitgangspoortschakeling van het signaalvertragingsgeheugen 3 worden opgengestuurd en de inhoud van het geadresseerde woord aan de informatieverdeelleiding DB wordt toegevoerd voor verdere bewerking in registers en andere in aanmerking komende deelschakelingen, zoals een vermenigvuldiger, 50 een opteller of een digitaal/analoog-omzetter.

Tijdens een dergelijke uitlezing wordt het uitleesadres RA automatisch in de adresbeheerseenheid 8 in waarde verhoogd. Wanneer dit op het tijdstip t1t is geschiedt, wordt het uitleesadres RA uit het gebied 81R toegevoerd aan de opteller 83' voor optelling bij de uit de geheugenschakeling 8R uitgelezen informatie. Voor een constante vertragingsduur heeft de uitleesinformatie de waarde ”1”, waarbij het uitleesadres RA in 55 waarde wordt vergroot en vervolgens aan de vergelijkingsschakeling 84 en de multiplex-eenheid 85 wordt toegevoerd. Wanneer het aldus aan waardevergroting onderworpen uitleesadres een lagere waarde dan het bovenadres TA heeft, wordt het door de multiplex-eenheid 85 uitgekozen als volgende adres NA en 13 192698 vervolgens via de multiplex-eenheid 86R aan het gebied 81R van het adresbeheersgeheugen 81 toegevoerd. Deze operatie verloopt automatisch tot het tijdstip t13. De volgende adresinformatie wordt dan, in reactie op de op het tijdstip t13 verschijnende uitleesimpuls, in het gebied 81R gevoerd voor herinlezing en waardecorrectie van het uitleesadres RA. Wanneer het aldus door de opteller 83' gecorrigeerde adres hoger 5 ligt dan het bovenadres TA, wordt door de multiplex-eenheid 85 als volgende adres NA het benedenadres BA gekozen.

Tijdens inlezing van het microprogramma verloopt de operatie op dezelfde wijze als hiervoor beschreven indien de hiervoor gebruikte uitdrukkingen uitleesadres RA, gebied 81R, geheugenschakeling 8R, uitlees-informatie RD en de multiplex-eenheid 86R voor uitlezing worden vervangen door de respectieve uitdrukking 10 adres WA, gebied 81W, geheugenschakeling 8W, inleesinformatie WD en multiplex-eenheid 86W voor inlezing. In reactie op een op een tijdstip t13 verschijnende inleesimput vindt derhalve correctie van het inleesadres WA plaats, terwijl de van de registers en informatie afgifteschakelingen afkomstige signaal-informatie via de informatieverdeelleiding DB in het signaalvertragingsgeheugen 3 worden ingelezen.

Figuur 16 toont de "beweging” van het uitleesadres RA en het inleesadres WA langs de geheugencellen 15 van het signaalvertragingsgeheugen 3 bij toepassing daarvan als vertragingsschakeling. Indien wordt aangenomen, dat het uitleesadres RA en het inleesadres WA volgens figuur 16A bij iedere stap in de richting van de pijl bewegen, resp. van het benedenadres BA naar het bovenadres TA, zal het product van de bemonsterperiodeduur met het aan het verschil tussen de adressen RA en WA gelijke aantal N woorden (N = WA - RA) de vertragingsduur weergeven. Figuur 16W toont de toestand van de geheugencellen, 20 waarin het inleesadres WA één maal het bovenadres heeft bereikt, waar het wordt teruggeschakeld naar het benedenadres BA voor hernieuwde stapsgewijze toename. De vertragingsduur wordt niet gewijzigd, aangezien de som van het aantal woorden van het uitleesadres RA tot het bovenadres TA en het aantal woorden van het benedenadres BA tot het inleesadres WA gelijk is aan het genoemde woordaantallen-verschil N.

25 In de voorafgaande beschrijving is steeds aangenomen, dat de vertragingsduur een constante waarde heeft en geen veranderingen ondergaat. Hierna zal worden beschreven, op welke wijze de vertragingsduur tijdens uitvoering van het microprogramma kan worden gewijzigd.

Wanneer een verlenging van de vertragingsduur gewenst is, wordt door het gastcomputerstelsel 4 via de multiplex-eenheid 86'R inleesinformatie ”0” in de geheugenschakeling 8R ingelezen op een tijdstip, dat valt 30 tijdens de operatie van de signaalvertragingslus, voorafgaande aan de adressering van het signaalvertragingsgeheugen 3, bijvoorbeeld gedurende de wachttijd voor analoog/digitaal-omzetting (stap 202 in figuur 13). In dat geval, en aangezien tijdens de inlezing van dezelfde cyclus van de programmalus (stappen 204, 205) een ”0” is toegevoegd aan het uitleesadres RA, is dit laatstgenoemde niet in waarde toegenomen, zodat het verhinderd wordt, in de richting van de pijl in figuur 16 te bewegen. Daarentegen is het 35 inleesadres WA daarentegen is het uitleesadres RA tijdens de uitlezing van dezelfde cyclus van de programmalus aan waardevergroting onderworpen, waaruit een toegenomen woordaantalienverschil resulteert, evenals een verlenging van de vertragingsduur met één bemonsterperiodeduur. Vanaf de volgende cyclus worden zowel het uitleesadres RA ais het inleesadres WA aan waardevermeerdering onderworpen, zodat het woordaantalienverschil (N + 1) behouden blijft. Wanneer de vertragingsduur met n 40 bemonsterperiodeduren dient te worden verlengd, wordt de hiervoor beschreven inlezing van de waarde ”0” in de geheugenschakeling 8R met intervallen van de genoemde bemonsterperiodeduur (één cyclusduur van de programmalus) n maal herhaald. De vertragingsduur kan ook worden verlengd door inlezing van "2” of een hogere waarde als in deze informatie in de geheugenschakeling 8W. Dit geniet echter niet de voorkeur, daar het inleesadres WA van het signaalvertragingsgeheugen 3 dan met twee of meer eenheden tegelijk 45 toeneemt, met als gevolg, dat de bestanddelen van de tussengelegen woorden ongewijzigd blijven en volledig discrete uitleesinformatie vormen.

Wanneer de vertragingsduur dient te worden verkort, wordt door het gastcomputerstelsel 4 via de multiplex-eenheid 86'W inleesinformatie ”0” in de geheugenschakeling 8W ingelezen, waardoor de vertragingsduur met één bemonsterperiodeduur wordt verkort. Ook deze operatie kan uiteraard n maal 50 worden herhaald ter verkrijging van een verkorting van de vertragingsduur met n bemonsterperiodeduren.

Op de hiervoor beschreven wijze kan een oorspronkelijk ingestelde vertragingsduur worden verlengd, resp. verkort, met aan een geheel veelvoud van de bemonsterperiodeduur gelijke intervallen; deze wijziging geschiedt steeds door inlezing van de waarde ”0” in de geheugenschakeling 8R en 8W. Bij een dergelijke operatie wordt het uitleesadres RA of het inleesadres WA slechts tijdelijk in waardetoename verhinderd, 55 zodat de continuïteit van de uitleesinformatie in de tijd behouden blijft en verhinderd wordt, dat ongewenste stoorsignalen (stoorgeluiden) optreden.

Uit het voorgaande blijkt, dat een aantal digitale signaalvertragingslijnen kunnen worden gevormd met

Claims (3)

192698 14 behulp van één enkel signaalvertragingsgeheugen 3; dit wil zeggen, dat met een vereenvoudigd (hardware)-ontwerp kan worden gewerkt, daar geen afzonderlijke apparatuur, zoals afzonderlijke schuifregisters, aan de afzonderlijke vertragingslijnen behoeft te worden toegevoegd. Bovendien wordt het adresbeheer voor het signaalvertragingsgeheugen 3 verzorgd door de adresbeheerseenheid 8 en kunnen de uitlees- en inlees-5 adressen (evenals de momentane adressen) aan waardevergroting worden onderworpen door de adresbeheerseenheid 8, zodat de logarithmische rekeneenheid 21 bijvoorbeeld kan functioneren voor uitvoering van andere opgaven; de totale doorvoer van digitale signaalinformatie wordt aanzienlijk verbeterd. De vertragingsduur van de signaalvertragingslijn voor iedere geheugencel kan gemakkelijk worden gewijzigd door middel van ”software”-besturing, resp. gastcomputersteisel 4, terwijl de vertragingsduur zelf tijdens 10 signaalbewerking op ’’real time” basis aan dynamische veranderingen kan worden onderworpen.

1. Verwerkingsstelsel voor digitale signalen, omvattende: - ten minste één microprogrammageheugen voor opslag van een aantal micro-instructies voor het instrueren van een digitaal-signaalverwerkingsprocedure; - ten minste één coëfficiëntgeheugen voor opslag voor coëfficiëntdata, die vereist zijn voor het uitvoeren van een serie operaties op een digitaal signaal; 20. middelen voor in het microprogrammageheugen en coëfficiëntgeheugen schrijven van data vanuit een gastheercomputersysteem, met het kenmerk, dat het coëfficiëntgeheugen (7) ten minste twee select-eerbare pagina’s heeft, die corresponderen met een totaal geheugengebied dat toegankelijk is gedurende digitale signaalverwerking volgens de micro-instructies, waarbij paginakeuze van het coëfficiëntgeheugen (7) uitvoerbaar is onder besturing van het gastheercomputersysteem.

2. Verwerkingsstelsel volgens conclusie 1, voorzien van vermenigvuldigingsmiddelen voor het vermenigvuldigen van een digitaal signaal met de coëfficiëntdata, met het kenmerk, dat: de coëfficiëntdata van het coëfficiëntgeheugen (7) data van dubbele precisie zijn met bovenste en onderste enkele woordhelften; en de vermenigvuldigingsmiddelen (2) voorzien zijn van middelen voor het leveren van een eerste product-30 uitgang van dubbele precisie, die een product van de bovenste helft van de dubbele precieze coëfficiëntdata en het digitaal signaal representeert en een tweede productuitgang van dubbele precisie, die een product van de onderste helft van de coëfficiëntdata van dubbele precisie en het digitale signaal weergeven, en dat middelen zijn opgenomen voor het verschuiven van de tweede uitgang over het aantal bits van één woord, alsmede middelen voor het sommeren van de eerste uitgang en de verscho-35 ven tweede uitgang voor het effectueren van vermenigvuldiging van het digitale signaal met de coëfficiëntdata.

3. Verwerkingsstelsel volgens conclusie 1 of 2, gekenmerkt door geheugenbesturingsmiddelen (MCU) die zijn voorzien van ten minste één adresmanagementgeheugen (AMM) voor het verdelen van ten minste één geheugenblok (3) in een aantal geheugencellen die worden geïdentificeerd door respectieve grensadressen; 40 en middelen (11, 82-86) die zijn opgenomen voor het schrijven van de grensadressen van de geheugencellen uit het gastheercomputersysteem (4) in het adresmanagementgeheugen (AMM), waarbij de geheugencellen toegankelijk zijn volgens seriële geheugencelnummers die worden gedesigneerd door de digitale signaalverwerkingseenheid. Hierbij 14 bladen tekening