NL8300387A - Digitaal signaalbewerkingsstelsel. - Google Patents

Description

Ο* Σ' · «f C/Ca/lh/1511

Digitaal signaalbewerkingsstelsel.

De .uitvinding heeft betrekking op een digitaal signaalbewerkingsstelsel, dat geschikt is voor "real time" bewerking van digitale signalen met een betrekkelijk groot aantal bits per woord en een betrekkelijk 5 hoge woordsnelheid (aantal woorden per tijdseenheid) , zoals impulskodegemoduleerde audiosignalen. Meer in het bijzonder heeft de uitvinding betrekking op een dergelijk signaalbewerkingsstelsel, dat zich leent voor toepassing bij een "graphic equalizer" of echokamer met digitale 10 signaalvertraging.

Sedertenige jaren worden zowel audio- als videosignalen onderworpen aan omzetting in digitale signalen, welke vervolgens aan een aantal digitale bewerkingen of berekeningen worden onderworpen, zoals bewerking door 15 digitale filters, snelle Fourrier transformatie (FFT) of korrelatieve funktieberekening op “real time" basis. In verband daarmede kent men reeds een grote verscheidenheid aan digitale signaalbewerkingseenheden; deze worden gewoonlijk uitgerust met logische rekeneenheden van hoge nauw-20 keurigheid, vermenigvuldigers of andere "hardware"-apparatuur, welke op basis van microprogramma's worden bestuurd.

In vele gevallen worden dergelijke digitale signaalbewerkingen bestuurd of bewaakt door een gastcomputerstelsel met een microprocessor.

25 De signaalbewerkingseenheden bevatten daar bij inwendige geheugens, zoals een microprogrammageheugen ^ en een coëfficiëntengeheugen. De door deze stelsels uitge- voerde signaalbewerking geschiedt gewoonlijk zodanig, dat "^'in^het microprogrammageheugen opgeslagen micro-instructies 30 sequentïeeJLworden uitgelezen aan door "sequencers" of p ro grammate11ers^bepaaide adressen.

Daarbrj^ordt de versatiliteit van dergelijke stelsels vergroot doortöeg|tss»ing van geheugens van het"RAM-type voor het genoemde microprogrammageheugen en 8300 38 7 · -2-.

* ί het genoemde coefficientengeheugen, waarbij de in deze geheugens in te voeren informatie onder besturing door een gastcomputerstelsel, waartoe de genoemde microprocessor behoort.

5 In het algemeen vereist de bewerking op "real time" basis van door omzetting van analoge audio-of videosignalen verkregen, digitale signalen snelle rekenbewerkingen, zoals optelling en vermenigvuldiging, signaal-vertraging en dergelijke. Gewoonlijk worden voor het teweeg-10 brengen van een vertraging in digitale signalen meertraps-schuifregisters of als zodanig uitgevoerde schakelingen toegepast. Daarbij wordt de duur van de teweeggebrachte vertraging weergegeven door het produkt van het aantal schuifregistertrappen en de duur van de bemonsterperiode, 15 dat wil zeggen de periodeduur van de doorschuifklokimpulsen.

Een voor signaalbewerking op "real time" basis geschikte, digitale vertragingsschakeling, waarin één of meer van dergelijke schuifregisters worden toegepast, leent zich echter niet voor verandering van de vertragings-20 duur naar wens, aangezien daartoe het aantal werkzame schuifregisters dient te worden gewijzigd. Voorts kan worden opgemerkt, dat echokamers of andere door een aantal signaal-vertragingslijnen of -schakelingen gevormde inrichtingen in het algemeen een betrekkelijk gecompliceerde "hardware"-25 opbouw laten zien.

Bij met schuifregisters werkende vertragings-schakelingen is het bovendien praktisch onmogelijk een dynamische verandering van de vertragingsduur in de desbetreffende vertragingsschakelingen of -lijnen teweeg te 30 brengen.Nog afgezien daarvan, is de toepassing van een betrekkelijk groot aantal schuifregisters in economisch opzicht niet aantrekkelijk.

Bij gebruikelijke stelsels voor digitale signaalbewerking op "real time" basis is het ter verhoging 35 van het rendement gewenst om tijdens de uitvoering van het microprogramma de coefficientinformatie, de micro-instruc-ties en dergelijke opnieuw in te lezen. Dit is echter bezwaarlijk als gevolg van het feit, dat oscillaties op- 8300 38 7 I ^ * f ' -3- treden, wanneer de verwerkte informatie discrete waarden aanneemt; dit geldt in het bijzonder voor herinlezing van coefficientinformatie.

Tenslotte kan nog worden opgemerkt, dat 5 bij vermenigvuldiging van een digitaal signaal met uit het coefficientengeheugen afkomstige coefficientinformatie onvoldoende woordlengte van de coefficientinformatie afbreuk kan doen van de gewenste nauwkeurigheid van het verkregen produkt, in het bijzonder wanneer deze nauwkeurig-1Q heid een funktie van de eigenschappen van de in het digitale signaalbewerkingsstelsel opgenomen, digitale filters is.

Daar staat tegenover, dat de toepassing van vermenigvuldi-gingsschakelingen tot een uiterst gecompliceerde schakeling kan leiden, wanneer het aantal bits van vermenigvuldiger 15 en vermenigvuldigtal ieder 20 of meer gaat bedragen.

De onderhavige uitvinding stelt zich ten doel, een nieuw type digitaal signaalbewerkingsstelsel te verschaffen, dat vrij is van de hiervoor genoemde nadelen.

Voorts stelt de uitvinding zich ten doel, 20 een digitaal signaalbewerkingsstelsel te verschaffen, waarbij een aantal signaalvertragingsschakelingen op eenvoudige wijze kan worden uitgevoerd.

Een ander doel van de uitvinding is het verschaffen van een digitaal signaalbewerkingsstelsel, 25 waarbij het aantal en de vertragingsduur van de toegepaste vertragingsschakelingen door programmering naar wens kan worden ingesteld.

Nog een ander doel van de uitvinding is het verschaffen van een digitaal bewerkingsstelsel, waarbij de 30 in het coefficientengeheugen of het microprogrammageheugen opgeslagen informatie tijdens uitvoering van het micro-programma door het stelsel door het gastcomputerstelsel kan worden gewijzigd.

Weer een ander doel van de uitvinding is 35 het verschaffen van een digitaal signaalbewerkingsstelsel, dat geen discrete coefficientinformatie afgeeft.

Nog weer een ander doel van de uitvinding is het verschaffen van een digitaal signaalbewerkingsstelsel, _____ ^ 8300387 \ l .

* - .

i ’ “4“.

waarbij het optreden van oscillaties of andere ongewenste effekten wordt verhinderd.

Alweer een ander doel van de uitvinding is het verschaffen van een digitaal signaalbewerkingsstelsel, 5 wtaarbij bijwerking (.updating) van de coefficient in formatie tijdens de digitale signaalbewerking mogelijk is.

Een verder ander doel van de onderhavige uitvinding is. het verschaffen van een digitaal signaalbewerkingsstelsel met verbeterd rendement bij de vermenigvuldi— 10 ging van digitale signaalinformatie met coefficientinforma-tie.

Nog een ander verder doel van de onderhavige uitvinding is het verschaffen van een digitaal signaalbewerkingsstelsel, dat is uitgerust met een. vermenigvuldiger van 15 betrekkelijk geringe afmetingen, waarmede betrekkelijk snélle vermenigvuldiging bij hoge nauwkeurigheid mogelijk is zonder onnodige verlenging van de bewerkingstijdsduur, zulks zelfs indien gevallen, daarin de vermenigvuldiging dient te worden uitgevoerd op een woord van aanzienlijke 20 lengte of met zeer nauwkeurige coefficientinformatie.

Daartoe verschaft de uitvinding een digitaal signaalbewerkingsstelsel met tenminste één microprogramma-geheugen voor opslag van een serie micro-instructies voor een digitale signaalbewerkingsprocedure en met een coeffi-25 cientengeheugen voor opslag van voor uitvoering van een rekenkundige bewerking van de digitale signaalinformatie noodzakelijke coefficientinformatie, waarbij informatieoverdracht en -inlezing in het microprogrammageheugen en het coefficientengeheugen door middel van een gastcomputer-30 stelsel mogelijk is, terwijl het coefficientengeheugen tenminste twee "bladzijden" bevat, welke behoren bij de gehele via de micro-instructies tijdens bewerking van een digitaal signaal op basis daarvan adresseerbare geheugencapaciteit; de bladzijdekeuze kan geschieden onder besturing 35 door het gastcomputerstelsel.

De uitvinding zal worden verduidelijkt door de nuvolgende beschrijving aan de hand van de bijbehorende tekening van enige voorkeursuitvoeringsvormen, waartoe de 8300 38 7 f 4* ' Ιι -5- uitvinding zich echter niet beperkt. In de tekening tonen:

Fig. 1 een principeblokschema van een met een digitale signaalbewerkingseenheid werkend stelsel.

Fig. 2 een blokschema van de ópbouw van 5 een digitale signaalbewerkingseenheid.

Fig. 3 een geheugenkaart van het micro-programmageheugen en het coefficientengeheugen.

Fig. 4 de verschillende modi van informatieoverdracht van het gastcomputerstelsel en de samenstelling 10 van de informatiebits .

Fig. 5 een blokschema van een koppel-schakeling, een microprogrammageheugen en het coefficientengeheugen met aangrenzende deelschakelingen van een digitale signaalbewerkingseenheid.

15 Fig. 6 een tijdbasisschaal ter verduidelij king van de werking van de koppelschakeling volgens fig. 5.

Fig. 7 een schematische weergave van de door de vermenigvuldiger van de digitale signaalbewerkingseenheid uitgevoerde vermenigvuldiging.

20 Fig. 8 een blokschema van een uitvoerings- voorbeeld van een echokamer of een andere uit een aantal digitale signaalvertragingsschakelingen samengestelde inrichting.

Fig. 9 een geheugenkaart voor het signaal-25 vertragingsgeheugen.

Fig. 10 een weergave van de opbouw van een adresbeheergeheugen.

Fig. 11 een blokschakeling van de opbouw van het adresbeheergeheugen volgens fig. 8.

30 Fig. 12 een tijdbasisschaal ter verduide lijking van de tijdsritmerelatie tussen verschillende signalen, welke tijdens uitvoering van de microprogramma-uitlezings- en -inlezingsinstructies worden afgegeven.

Fig. 13 een stromingsdiagram van een 35 typisch programma voor het tot stand brengen van signaal-vertraging door een "software"-benadering.

Fig. 14 een stromingsdiagram van een uitvoeringsvariant van het "typische" programma volgens 8300387 * ί 1,-- ..-6-.

fig. 13.

Fig. 15 een blokschema van enige essentiele gedeelten van een uitvoeringsvariant van een echokamer of andere dergelijke een aantal digitale signaal vertragings-5 schakelingen bevattende inrichting en

Fig. 16 een kaart ter verduidelijking van de incrementele verandering van de uitlees- en inlees-adressen van het geheugen.

Bij het in figuur 1 weergegeven stelsel 10 met een digitale signaalbewerkingseenheid 1 zijn · tenminste bepaalde gedeelten van deze eenheid en een geheugenbesturingseenheid 2 als elektronische componenten van het LSI-type uitgevoerd. Voorts bevat het stelsel een digitaal signaalgeheugen 3 met een opslagcapaciteit van 16 K-woorden 15 (16.384 woorden)of 64 K-woorden (65.536 woorden) van de digitale signalen, waarbij ieder dergelijk woord uit 24 bits bestaat. Als dergelijk digitaal signaalgeheugen wordt bijvoorbeeld een geheugen van het type D-RAM (dynamic-random access memory) gebruikt. Een gastcomputerstelsel 4 bevat een microprocessor voor beheer en besturing van de 20 door de digitale signaalbewerkingseenheid 1 en de geheugen-besturingsschakeling 2 uit te voeren, digitale signaal- · bewerking. Bij de hier beschreven uitvoeringsvorm kan in-lezing van informatie van het gastcomputerstelsel 4 naar het microprogrammageheugen 6 en het coefficientengeheugen 7 25 plaatsvinden via een koppelschakeling 5 van de digitale signaalbewerkingseenheid 1.

De geheugenbesturingsschakeling 2 bevat een adresbesturingseenheid 8 voor adressering van de resp. in het digitale signaalgeheugen 3 opgeslagen woorden. Deze 30 adresbesturingsschakeling 8 bevat een stapeenheid (incre-menter), een vergelijkingsschakeling (comparator) én dergelijke, en wordt bestuurd door verschillende van een volgorde-besturingseenheid 9 van de digitale signaalbewerkingseenheid 1 afkomstige stuursignaal. Andere componenten van de 35 geheugenbesturingseenheid 2 zijn bijvoorbeeld een koppel-schakeling 10 voor transmissie en ontvangst van signalen naar., resp. van, het gastcomputerstelsel 4 en voorts een 8 3 0.0 38 7 f . * -7- "scratchpadn-geheugen 11.

De door het stelsel volgens fig. 1 te bewerken, digitale signalen worden bijvoorbeeld gevormd door impulskodegemoduleerde audiosignalen of gedigitali-5 seerde videosignalen; daarbij worden oorspronkelijk analoge signalen zodanig gekwantificeerd, dat ieder monsterwaarde van het analoge signaal overeenkomt met één woord van het digitale signaal, waarbij een woord uit bijvoorbeeld 14 of 16 bits bestaat. Opgemerkt wordt, dat het hier beschreven 10 stelsel met de digitale signaalbewerkingseenheid 1 is ontworpen voor bewerking van digitale signalen met 24 bits per woord? daarbij is rekening gehouden met een toename van het aantal bits en de bij vermenigvuldiging van de 14- of 16-bits woorden met coefficientinformatie op-15 tredende overloop (overflow).

Het blokschema volgens figuur 2 toont meer in details de schakelingsopbouw van de digitale signaalbewerkingseenheid 1. Bij het stelsel volgens de figuren 1 en 2 bevat de digitale signaalbewerkingseenheid 1 een 20 24-bits informatieverdeelleiding (databiis) DB. Deze is aangesloten aan een rekenkundige bewerkingseenheid 20, een ingangsregister 12, een uitgangsregister 13 en een digitale signaalingangs-/uitgangspoort 16. Het ingangsregister 12 dient voor omzetting van via een informatie-25 ingangsaansluiting 14 in serievorm ontvangen informatie in informatie in 24-bits parallelvorm en voor afgifte van deze resulterende 'informatie aan de informatieverdeelleiding DB.

Het uitgangsregister 13 dient voor omzetting van de in 24-bits parallelvorm door de informatieverdeelleiding DB 30 geleverde informatie in informatie in serievorm en voor afgifte van deze informatie in serievorm via een informatie-uitgangsaansluiting 15. De rekenkundige bewerkingseenheid 20 bevat tenminste een logische rekeneenheid (ALU) 21 en een vermenigvuldiger 22, waarbij een multiplex-eenheid 23 35 met de eenheid 21 en de vermenigvuldiger 22 is gekoppeld.

Een informatiegeheugen 31 en een tijdelijk register 32 * dienen als zogenaamde "scratchpad"-geheugen voor een informatiegeheugeneenheid 30, waarin tijdens de door de --- - 8300387

< V

-8- rekenkundige bewerkingseenheid 20 uitgevoerde bewerking tussentijds gevormde informatie of tusseninformatie tijdelijk wordt opgeslagen. Het informatiegeheugen 31 heeft een capaciteit van bijvoorbeeld 256 24-bitswoorden. Het 5 voor opslag van coefficientinformatie, resp. uit 12-bits-woorden bestaande vermenigvuldigingsfaktoren, heeft een capaciteit van 2 bladzijden met ieder 512 16-bitswoorden (2 x 512 x 16)'. Ieder in het coefficientengeheugen 7 opgeslagen woord kan worden bereikt op basis van door de 10 coefficientwijzer 72 verschafte adresinformatie. Het coefficientengeheugen 7 is aan zijn uitgangsaansluiting met aansluitingen van de vermenigvuldiger 22 en de rnulti-plex-eenheid 23 gekoppeld voor toevoer van coefficient-informatie X daaraan en voorts via een in twee richtingen 15 werkzame bufferpoortschakeling 41 met de 24-bits informatie-verdeélleiding DB. Deze laatstgenoemde is voorts via een in twee richtingen werkzame bufferpoortschakeling 42 met een aansluiting van de vermenigvuldiger 22 gekoppeld voor toevoer van vermenigvuldigingsinformatie Y. Bovendien is 20 de informatieverdeelleiding DB verbonden met een uitgangs-. aansluiting van het informatiegeheugen 30 en met een ingangsaansluiting van het tijdelijk register 32. De multiplex-eenheid 23 heeft, behalve een ingangsaansluiting voor ontvangst van coefficientinformatie X, een ingangs-25 aansluiting voor ontvangst van uitgangsinformatie TP van een tijdelijke register 32, een ingangsaansluiting voor ontvangst van produktinformatie P van de vermenigvuldiger 22 en een ingangsaansluiting voor ontvangst van informatie PP, welke door een logische 12-bits verschuiving (of door 30 een arithmetische of rekenkundige 11-bits verschuiving) naar rechts of naar beneden van de produktinf ormatie P wordt verkregen. De uitgangsinformatie van de multiplexeer-èenheid 23 wordt overgebracht naar de logische rekeneenheid 21, waaraan een logische bitverschuivingseenheid 24 is 35 toegevoegd. Een statusregister 25 dient voor opslag van de inhoud van een vlag, welke een tekenverandering kan ondergaan met de door de logische rekeneenheid 21 uitgevoerde, rekenkundige bewerking. De uit een dergelijke reken- 8 3 0 0 3 8 7 -9- ·> * ί kundige bewerking resulterende, digitale 24-bits informatie wordt via een bufferpoortschakeling 23 aan de informatie-verdeelleiding DB en via de multiplex-eenhêid 33 aan het informatiegeheugen 31 toegevoerd- De uitgangsinformatie TP 5 van het tijdelijke register 32 wordt aan de andere ingangsaansluiting van de multiplex-eenheid 32 toegevoerd.

Het microprogrammageheugen 6 dient voor opslag van een microprogramma, dat de instructies voor een door de verschillende schakelingen van de digitale bewer-10 kingseenheid 1 uit te voeren opeenvolging van bewerkingen, bevat. Een serie micro-instructies, welke tot een bepaald microprogramma behoren of dit vormen, wordt sequentieel uitgelezen op basis van door een "sequencer" 91 geleverde adressignalen. Dergelijke micro-instructies hebben bijvoor-15 beeld een woordlengte van 32 bits en worden via een pijp-leidingsregister 61 toegevoerd aan een instructie-informa-tieverdeelleiding IDB. Daarbij wordt opgemerkt, dat de een micro-instructiewoordvormende 32 bits zijn verdeeld in een aantal rasters, zoals een raster voor onmiddellijke 20 informatie, een raster voor besturing van het informatiegeheugen 31, een raster voor besturing van de logische rekeneenheid 21 en een raster voor besturing van de "sequencer" 91. De "onmiddellijke informatie" van een micro-instructie wordt via de bufferpoortschakeling 44 aan 25 de informatieverdeelleiding 16 toegevoerd, terwijl de voor het informatiegeheugen 31 bestemde besturingsinformatie via een multiplex-eenheid 34 aan een onderste adresingangspoort van fiët informatiegeheugen 31 wordt toegevoerd. In de "sequencer" 91 wordt het de volgende maal aan het 30 microprogrammageheugen 6 uit te lezen adres bepaald door de tot de micro-instructies behorende "sequencer"-besturings-informatie en door van het statusregister 25 afkomstige statusinformatie, zoals vlagstatusinformatie. Een logische uitgangsbesturingseenheid 22 dient voor besturing van de 35 geheugenbesturingseenheid 2 en wordt zelf door de micro-instructies geïnstrueerd, waarbij de logische besturingseenheid 92 en de genoemde "sequencer" 91 te zamen de genoemde volgordebesturingseenheid 9 volgens figuur 1 8300387 ·'. . - ;%·.

< · ·*; ...-10- vormen. De micro-instructies bevatten voorts bits voor stapsgewijze waardewijziging van een informatiewijzer 35, welke het bovenste adres van het informatiegeheugen 30 aanwijst en voor stapsgewijze waardewijziging van de coefficient-5 wijzer 71.

De in een formaat met 8-bits woorden van het gastcomputerstelsel ontvangen informatie B kan in het microprogrammageheugen 6 en het coefficientengeheugen 7 worden ingelezen via de koppelschakeling 5».

10 Fig. 3 toont een geheugenkaart voor het microprogrammageheugen 6 en het coefficientengeheugen 7, beschouwd vanuit het gastcomputerstelsel 4. Zoals figuur 3 laat zien, kunnen de geheugens 6 en 7 vanuit dit stelsel worden beschouwd als een geheugen MR met een totale capa-15 citeit van 4096 (2 ) woorden, welke ieder bestaat uit 8 bits = êën byte. De byte voor bytetoegang tot het geheugen MR is mogelijk met behulp van een 12-bitsadres A.

Het geheugen MR is verdeeld in twee onderlinge gelijke gedeelten met ieder 2048 bytes. Een van de gedeelten, dat 20. in hexadecimale kode de adressen $000 tot $ÏTF bevat, vormt het als microprogramma 6 dienende geheugengebied MPM, ----

terwijl, het overige gedeelte met de adressen $800 tot $FFF het als coefficientengeheugen 7 dienende geheugengebied CFM vormen. De 2048 bytes van het coefficientengeheugen-25 gebied CFM zijn verder onderverdeeld in twee gelijke gedeelten. Het ene gedeelte met de adressen $800 tot -$BFF vormt blz. 0, terwijl het andere gedeelte met de adressen $CD0 tot $FFF blz. 1 vormt. Op deze wijze kan het gastcomputerstelsel door middel van het 12-bitsadres A 30 byte voor byte toegang tot de 4096 bytes $000 tot $FFF

krijgen. In de digitale signaalbewerkingseenheid l kan het programmageheugengebied MPM. door de "sequencer" 91 worden geadresseerd voor gelijktijdige uitlezing van 32-bits micro-instructie-informatie I, terwijl het coefficienten-35 geheugengebied CFM door een coefficientwijzer 71 kan worden geadresseerd voor gelijktijdige uitlezing van 16-bits cöefficientinformatie K. Wanneer het adres A wordt weergegeven als aQ - a^, kunnen de 9 bits ^ - a^O als van de 830 0 38 7 c -11- ”sequencer” 91 afkomstig adres voor toegang tot-de 512 32-bitswoorden, dienen, terwijl de 9 bits a^ - a^'door de coefficientwijzer 71 kunnen worden gebruikt als adres voor toegang tot de 512 woorden van blz. 1. Het ene bit · 5 a^ dient dan voor het "omslaan” van een bladzijde.

De van het gastcamputerstelsel 4 afkomstige 8-bitssignalen worden met behulp van 2-bits modusschakel-signalen RS 0, RS 1 in vier verschillende kategorien aan de digitale signaalbewerkingseenheid 1 toegevoerd. Fig. 4 10 toont de samenstelling van de 8-bitssignalen voor deze vier verschillende kategorien, resp. modi. De modusschakel-signalen RS 0, RS 1 kunnen in combinatie vier verschillende toestanden 00-11 aannemen, te weten een informatiemodus Mq, een bovenste-adresmodus M^, een onderste-adresmodus M2 en 15 een besturingsmodus Mg. Zoals uit figuur 4 blijkt, worden volgens de informatiemodus Mg de bits bg-b^ van de 8-bits informatie B van het gastcomputerstelsel 4 de resp. bits dg-d? van de in de geheugengebieden MPM en CFM ingelezen 8-bits informatie D. Volgens de bovenste-adresmodus 20 vormen de bits bg-bg de bovenste vier adresbits ag-a^ van het voor toegang tot het geheugen MR dienende 12-bits adres. Volgens de onderste-adresmodus M2 vormen de bits bg-b7 de adresbits a-g-a^ voor het onderste 8-bitsadres. Volgens de besturingsmodus Mg vormen de resp. bits bg-b^ 25 van de bovenste 8-bits informatie B de resp. stuursignalen. Het bis b^ wordt bijvoorbeeld gebruikt als (bladzijde-) omslaanschakelbesturingssignaal PAGE voor het coefficienten-geheugengebied CFM.

De figuren 5 en 6 verduidelijken de infor-30 matie-inlezing in het geheugen MR van door het gas tcomputer-stelsel 4 geleverde informatie.

Fig. 5 vormt een blokschema van de koppel-schakeling 5, het programmageheugen 6, het coefficientengeheugen 7 en de aangrenzende deelschakelingen van de 35 digitale signaalbewerkingseenheid 1 volgens de figuren 1 en 2. De hiervoor genoemde 8-bits informatie B, het "chip”-kiessignaal CS en de eveneens hiervoor genoemde modus-schakelsignalen RS 0, RS 1 worden resp. toegevoerd aan een 8300387 -12- H t informatie-ingangspoort 17, een chipkiesingangsaansluiting 18 en een modusschakelsignaalingangsaansluiting 19Rg, 19Rg (zie fig. 5). Een klokimpuls CP volgens fig. 6 wordt aan de klokimpulsaansluiting CLK in fig. 5 toegevoerd voor 5. synchronisatie van de verschillende deelschakelingen van de digitale signaalbewerkingseenheid 1.

Aangenomen wordt nu dat voor overdracht van informatie van het gastcomputerstelsel 4 naar de digitale signaalbewerkingseenheid eerst het chipkiessignaal 10 CS naar een laag niveau L is overgegaan en op een tijdsstip tg weer naar een hoog niveau H overgaat. Het eerste register 51 wordt daardoor op het tijdstip.tg vrijgegeven voor doorlating van via de informatie-ingangspoort 17 ontvangen 8-bits informatie B, zodat deze informatie als 15 uitgangsinformatië ter beschikking komt. Het genoemde chipkiessignaal CS wordt volgens een van de klokimpulsen CP onafhankelijke tijdsritme gewijzigd. Het Q-uitgangs-signaal van de flip-flop 53 verandert op een tijdstip t behorende bij het verschijnen van de eerste klokimpuls CP 20 na het tijdstip tg, van het niveau ”H" naar het niveau "L". Dit Q-uitgangsniveau "L" blij'ft"behouden—tot_het bij het . verschijnen van de volgende klokimpuls CP behorende tijdstip tg en komt dan ter beschikking (wordt doorgegeven naar) een aansluiting van een modusdekodeereenheid 52. Deze 25 reageert op het verschijnen van de modusschakelsignalen RS 0, RS 1 aan de aansluitingen 19 Rq, 19 R1 door activering van slechts êën van de bij de genoemde modi M^-Mg behorende signaalleidingen, en zulks gedurende het tijdsinterval tg-tg. Voor de informatiemodus MQ wordt bijvoorbeeld een 8-bits 30 informatievergrendelschakeling 54 geactiveerd voor vergrendeling van de bits bQ-b^; voor de besturingsraodus Mg wordt een besturingsinformatievergrendelschakeling 56 geactiveerd voor vergrendeling van slechts de noodzakelijke bits van de bits bQ-b7. Een adrestelschakeling 55 bevat drie 4-bits 35 voorinstelbare tellers voor de resp. adresbitverzamelingen aQ-ag, a^-a^ en ^g-a^g. Voor de bovenste-adresmodus Mg worden de bits b^-bg door één van deze 4-bits voorinstel-bare tellers, toegevoegd aan de adresbits ag-a11/ vergren- 8300387 4 „ -13- deld. Voor de onderste adresmodus worden de bits b^-b^ en b^-b^ vergrendeld door twee andere van de 4-bits voor-instelbare tellers; deze twee tellers zijn resp. toegevoegd aan de ddresbits ag-a^ en . Deze vergrendelingen 5 dienen op het tijdstip t^ plaats te vinden. Zoals uit de geheugentijd volgens fig. 3 kan worden ontnomen, kunnen de 8 bits dg-dy van de 1 byte informatie D van de informatie-vergrendelschakeling 54 af en toe als byte iQ-i7, ig-i.^, i^g-123 of ^24^31 van 1 10 of als byte kQ-k7 of kg-k^g van de coefficientinformatie K worden gebruikt. Welke van deze bytes met de 8 bits dQ-d7 overeenkomt, resp. daarbij behoort, wordt bepaald door de resp. adresbit aQ, a1 en a^ van het adres A. Dit wil zeggen, dat de bepaling of de beschouwde informatie micro-15 instructie-informatie of coefficient-informatie vormt, geschiedt door het adresbit a.^. Indien de informatie micro-instructie-informatie bevat, kan het desbetreffende byte van de vier (totaal 32 bits) door de adresbits ag, aj worden gespecificeerd; indien de beschouwde informatie 20 coefficientinformatie vormt, kan het in aanmerking komende byte van de twee (totaal 16 bits) door het adresbit ag worden gespecificeerd. In verband daarmede worden de adresbits ag, a^, a^1 door de adresteller 55 toegevoerd aan een adresdekodeereenheid 57 met 6 uitgangen, welke resp.

25 behoren bij de bits iQ-i7, ig-i15, ^i6“i23'' i24”i31' ^0-^7 en kg-k15, welke resp. worden "bekrachtigd" voor vrijgave ' van ëên van 6 met de uitgang van de informatievergrendel-schakeling 54 gekoppelde 8-bits bufferpoortschakelingen.

Vier van deze laatstgenoemde schakelingen behoren tot een 30 "byte"-kiesschakeling 62 voor de micro-instructie-informatie, terwijl de overige twee bufferpoortschakelingen behoren tot een byte-kiesschakeling 72 voor de coefficientinformatie.

Het microprogrammageheugen 6 en het coeffi-35 cientinformatiegeheugen 7 zijn georganiseerd voor verwerking van bytes als basiseenheid. In verband daarmede is het microprogrammageheugen 6 samengesteld uit de parallelschakeling van vier 512-bytes geheugeneenheden, waaruit een ___ ____ 8300387

s V

-14.- capaciteit van 512 32-bits woorden resulteert. Het coefficien-tengeheugen 7 vertoont een parallelschakeling van 2024-bytes-geheugeneenheden en vertoont derhalve een capaciteit van twee 512-woordsbladzijden met 16-bits woorden. De uit-5 gangsinformatie van.de vier 8-bits bufferpoortschakelingen van de byte-kiesschakeling 62 wordt toegevoerd aan de vier 512-bytes geheugeneenhéden van het microprograrama-geheugen 6, terwijl de uitgangsinformatie van de twee 8-bits bufferpoortschakelingen van de byte-kiesschakeling 72 wordt 10 toegevoerd aan de 2024-byteseenheden van het coefficienten-. geheugen 7. Van het 12-bits adresuitgangssignaal A van de adresteller 55 worden de 9 bits a2-a10 aan een·adresverdeel-leiding van het microprogrammageheugen 6 toegevoerd via*aan een 9-bits bufferpoortsehakeling 63/ terwijl de tien bits 15 ai“aio v^a een ^-bits bufferpoortsehakeling 73 aan een , coefficientadresverdeelleiding van het coefficientengeheu-gen 7 worden toegevoerd.

De zojuist genoemde bufferpoortschakelingen 63, 73 kennen drie stabiele toestanden, hetgeen wil zeggen, 20 dat zij bij uitvoering van verversingsinstructies van het mieroprogramma do.or__een^signaal REFRESH worden vrijgegeven en onder overige omstandigheden een hoge impedantie vertonen, resp. in zwevende toestand verkeren. De adres-dekodeereenheid 57 ^reageert bovendien op het genoemde 25 signaal REFRESH door activering van één van de 6 dekodeer-uitgangen, waardoor slechts de in aanmerking komende 8- bits bufferpoortsehakeling van de byte-kiesschakelingen 62,72 wordt opengestuurd (vrijgegeven). De bufferpoortschakelingen van deze bytes-kiesschakelingen 62,72 zijn 30 eveneens als schakelingen met drie stabiele toestanden uitgevoerd.

Het voor de adresbits a2-al0 relevante 9- bits programmageheugenadres wordt vervolgens door de "sequencer" 91 afgegeven voor op uitlezing van de micro- 35 instructies gerichte, opeenvolgende adressering van de in aanmerking komende· woorden van het microprogrammageheugen 6. Fig. 6 toont de micro-instructies MPI, welke sequentieel uit-het microprogrammageheugen 6 worden uitgelezen. Aan 830 0 38 7 « -15- een voor besturing van. de geheugenbesturingseenheid 2 en de resp. deelschakelingen van de digitale signaalbewerkings- eenheid 1 dienende instructies zijn resp. de getalwaarden ..., N-l, N, N+l, ... toegevoegd. Opgemerkt wordt, dat de 5 N instructie een 32-bits verversingsinstructie bevat, waarvan het verversingscommandobit actief is, terwijl de de onmiddellijk op de N instructie volgende instructie als gevolg van de gecommandeerde "verversing" door de digitale signaalbewerkingseenheid 1 niet ter kennis wordt genomen.

ciê 10 In verband daarmede wordt tussen de N en de (N+l) instructie, welke voor de werkelijke signaalbewerking dienen, een instructie NOP (Not Operative) opgenomen.

cIq

Zoals fig. 6 laat zien, wordt de N

instructie, met inbegrip van de verversingsinstructie, op 15 een door de klokimpulsen CP bepaald tijdstip t 7 uit het de microprogrammageheugen 6 uitgelezen. Deze N instructie wordt met een vertragingsduur van ëên klokimpulsinterval, teweeggebracht door een pijpleidingsregister 61, doorgegeven en vervolgens gedurende het daaropvolgende klok-20 impulsinterval t12~tl3 Gedurende dit interval verkeren het microprogrammageheugen 6 en het coefficientengeheugen 7 in de geheugentoegangs- of -adres-seringsmodus, zodat toegang tot of adressering van het geheugen door de "sequencer" 91 en de uit de inwendige 25 funktionering van de digitale signaalbewerkingseenheid 1 resulterende coefficientwijzer 71 wordt verhinderd en de van de informatievergrendelschakeling 54 afkomstige 8-bits informatie als 8-bits woord, dat door het van de adresteller 55 afkomstige adres A wordt geïdentificeerd, kan 30 worden ingelezen. Bovendien heerst gedurende het genoemde klokimpulsinterval t^2*”t13 een toestan^ (status), dat vergrendeling van de uit het microprogrammageheugen 6 uitgelezen 32-bits informatie in het pijpleidingsregister 61 wordt verhinderd, aangezien het pijpleidingsregister-35 vrijgeefsignaal ENABLE op een hoog niveau wordt gehouden.

De tot het uit het microprogrammageheugen 6 uitgelezen instructie MPI (dat wil zeggen de rechtstreeks op de verversingsinstructie behorende instructie) behorende 83 00 38 7 k . v - - -16- ins tructie NOP wordt derhalve niet door het pijpleidings-register 61 vergrendeld; de uitgangsinformatie van dit register 61 heeft een zodanige inhoud, dat de N instructie gedurende het tijdsinterval van bracht blijft.

5 Op deze wijze geschiedt tijdens het tijdsinterval t^-t^ 3e verversing, waarbij het verver-singssignaal REFRESH actief is, zodat de bufferpoortschake-lingen 63,73 worden opengestuurd en toegang wordt verkregen tot één in het microprogrammageheugen 6 of het 10 coefficientengeheugen 7 opgeslagen woord. Dit wil zeggen, dat één van de tot de byte-kiesschakelingen 62,72 behorende bufferpoortschakeling wordt opengestuurd voor inlezing van een desbetreffende 1-byte informatie van de 4096 in het geheugen MR opgeslagen bytes.

15 Een coefficientwijzer 71, welke bij uit- · voering van het in de digitale signaalbewerkingseenheid 1 opgeslagen microprogramma voor adressering van het coefficientengeheugen 7 dient, is zodanig uitgevoerd, dat hij· een 9-bits adresuitgangssignaal (a^a^) aan een coeffi-20 cientadresverdeelleiding toevoert voor adressering van één van de beide 512-woords bladzijden van het coefficien-' tengeheugen 7; het bij het adresbit a^Q behorende signaal, dat de bladzijde 0 of de bladzijde 1 aanwijst, wordt in reaktie op het bit b^ van de door het gastcomputerstelsel 25 4 geleverde 8-bits informatie tijdens de besturings- modus afgegeven. Dit wil zeggen, dat de 8-bits informatie tijdens de besturingsmodus door de besturingsinformatie-vergrendelschakel'ing 56 vergrendeld wordt, terwijl het in reaktie op het bit b^ afgegeven (bladzijde-)overslaansignaal 30 PAGE wordt toegevoerd aan de informatie-ingangsaansluiting D van de flip-flop 74 van het D-type. Een tijdens uitvoering van een bepaalde instructie van het microprogramma, zoals een verversingsinstructie, aan omkering onderworpen verversingssignaal REFRESH wordt’ toegevoerd aan de aan-35 stootaansluiting T van de flip-flop 74, waardoor de aan de informatie-ingangsaansluiting D toegevoerde informatie met het verversingstijdsritme wordt ingevoerd en via de Q-uitgangsaansluiting van de flip-flop wordt afgegeven.

8300387 -17-

Het desbetreffende Q-uitgangssignaal wordt als adresbit a^g via de bufferpoortschakeling 75 aan de coefficientadres-verdeelleiding toegevoerd. Het "omslaan van bladzijden" vindt derhalve slechts plaats bij uitvoering van een 5 bepaalde instructie, zoals de verversingsinstructie, van het microprogramma en bovendien in afhankelijkheid van de inhoud van door het gastcomputerstelsel 4 verstrekte besturingsinformatie.

Bij het in het voorgaande beschreven 10 stelsel met een digitale signaalbewerkingseenheid verschijnen het microprogrammageheugen 6 en het coefficienten-geheugen 7 aan het gastcomputerstelsel 4 als een continu-geheugen MR, zoals figuur 3 laat zien, dat kan worden geadresseerd door een voorafbepaalde serie adresbits ag-a2_i * 15 Op die wijze wordt een gemakkelijke en eensluidende informa-tie-overdracht verkregen. Bovendien wordt opgemerkt, dat het coefficientengeheugen 7 tenminste twee met het totale tijdens het uitvoering van een microprogramma door de digitale bewerkingseenheid 1 adresseerbare geheugengebied 20 overeenkomende bladzijden bevat, waarbij "het omslaan van de bladzijden" wordt bestuurd door van het gastcomputer-stelsel 4 afkomstige besturingsinformatie, bijvoorbeeld door de waarde van het informatiebit bj tijdens de genoemde besturingsmodus M^- Dit heeft tot gevolg, dat de herinlezing 25 van een deel van een serie coëfficiënten, resp. coefficient-waarden, welke totnogtoe noodzakelijk was, door de uitvinding overbodig wordt gemaakt, zodat het door "optreden" van discrete informatiewaarden veroorzaakte oscillatie-of andere stoorverschijnselen wordt verhinderd. Aangezien 30 het tijdsritme voor informatie-inlezing van uit het gast-coraputerstelsel 4 afkomstige informatie in het geheugen MR en voor "het omslaan van een bladzijde" een cycliciteit vertoont, welke irrelevant is voor digitale signaalbewerking, zoals de tijdens uitvoering van het microprogramma plaats-35 vindende, logische bewerking of vermenigvuldiging, zoals bijvoorbeeld wanneer een verversingscyclus tijdens de uitvoering van een verversingsinstructie valt, bestaat geen gevaar, dat tijdens vermenigvuldiging een (ongewenste) 8300387 «.λ. . ' I ' . * -18- verandering van een coefficient optreedt.

Voor verduidelijking van de vermenigvuldiging, door middel van de vermenigvuldiger 22, van coëfficiënten formatie "met dubbele nauwkeurigheid" wordt nu 5 verwezen naar figuur 7.

Aan de coefficientingangsaansluiting X van de vermenigvuldiger 22 wordt 12-bits coefficientinfor-matie X toegevoerd, zoals reeds is opgemerkt; deze informatie X wordt vermenigvuldigd met een 24-bits digitale 10 signaalinformatie X, welke aan de ingangsaans lui ting Y voor ontvangst van te vermenigvuldigen informatie wordt toegevoerd; uit deze vermenigvuldiging resulteert een 36-bits produktinformatie. Daarvan worden de 24 bits van hoogste significantie of hoogste bits als produktinformatie P aan 15 een multiplex-eenheid 23 toegevoerd. Wanneer de coefficient-informatie een 24-bits dubbele nauwkeurigheid dient te hebben, worden deze 24 bits verdeeld in een hoogste-12-bits informatie X^ ter lengte van één woord en een laagste-12-bits informatie X^ ter lengte van ëên woord. Deze informatie-20 waarden X^ en worden resp. met de te vermenigvuldigen informatie Y vermenigvuldigd, waarna de resp. bij deze vermenigvuldigingen verkregen informatiewaarden worden samengevoegd tot 24-bits coefficientinformatie. Aangezien de hoogste 12 bits van de uit de vermenigvuldiging van de 25 laagste-12-bits informatie X^ met de te vermenigvuldigen informatie Y resulterende 36-bits produktinformatie XL-Y corresponderen met de laagste 12 bits van de 24-bits produktinformatie P, is het noodzakelijk een tweede produktinformatie PP te gebruiken, waarin de produktwaarde X^.Y 30 Over ëên woord, resp. 12 bits, naar de lage zijde is verschoven en de hoogste 12 bits met 12 bits naar de hoge zijde zijn uitgebreid (expanded) tot 24-bits informatie.

Meer in Het bijzonder kan in dit verband 35 onder referte aan figuur 7 worden opgemerkt, dat wanneer de te vermenigvuldigen 24-bits informatie Y met de 24-bits coefficientinformatie met dubbele nauwkeurigheid wordt vermenigvuldigd, met de hoogste 12 bits van de 24-bits 8300 38 7 -19- coefficientinformatie overeenkomende informatie X^ met de te vermenigvuldigen informatie Y tijdens een eerste-traps vermenigvuldiging wordt vermenigvuldigd tot 36-bits produkt-informatie Y.X.., waarna de hoogste 24 bits van deze produkt-

II

5 informatie X.Xjj als eerste produkt informatie P aan de vermenigvuldiger 22 worden afgenomen. Tijdens een tweede-traps vermenigvuldiging wordt de met de laagste 12 bits van de genoemde 24-bits coefficientinformatie overeenkomende informatie X^ met de vermenigvuldigtal-informatie Y 10 vermenigvuldigt tot een 36-bits produktinformatie, welke vervolgens over 12 bits naar de lage zijde wordt verschoven, zodat deze produktinformatie Y.X^ op de in figuur 7 met een volle lijn en twee punten aangeduide plaats terecht komt. De hoogste 12 bits van deze produktinformatie worden 15 onderworpen aan tekenbitexpansie, waarna de resulterende 24 bits als produktinformatie PP aan de vermenigvuldiger 22 worden afgenomen. Met "tekenbitexpansie" wordt een bewerking bedoeld, waarbij aan de hoge zijde van de in 2-complement notatie weergegeven, digitale informatie een 20 met het verschil tussen het voor de nieuwe notatie gewenste, totale aantal bits en het bij de oorspronkelijke (produkt) notatie gebruikte aantal bits overeenkomend aantal aan he-tP tekenbit gelijke bits wordt toegevoegd.

' 8300387 ^ .. i.

-20

TABEL A

Decimale Binaire 2-complement notatie

Getal*' ' | waarde 4-bits formaat ' 8-bits formaat___ 7 0 111 oooooiii 6 0 11 0 oooooiio 5 0 1 0 1 0 0 0 0 0 1 0 1 4 0100 0000010 3 0 0 1 1 0 00 0001 1 2 0010 00000 0 10- 1 0001 0000000 1_ o 0 0 0 0 o o o o o o o o_ -1 1-111 11111111- -2 1110 llllll10 -3 · l' 1 0 1 , 1 1 1.1 1 1 o 1 -4 110 0 1111110° -5 10 11 11 1 1 1 0 1 . 1 _ 1 -6 1010 111110 1Q^ 1 -7 1 0 0 1 1 1 1 1 1 0 0 1 -8 1 0 0 0 1 11 1 1 o O O - :

Zo laat tabel A bij wijze van voorbeeld zien, dat vier aan het hoogste bit (tekenbit) 0 of 1 van 4-bits binaire informatie in 2-complement notatie aan dat hoogste bit worden voorgevoegd, waaruit 8-bits informatie 5 resulteert, welke dezelfde decimale getalwaarde vertegenwoordigt. De toegepaste apparatuur.kan zodanig worden uitgevoerd, dat de informatiesignaalleiding tussen de vermenigvuldiger 22 en de roultiplex-eenheid 23 op de in figuur 2 weergegeven wijze verloopt, dat wil zeggen, dat de eerste 10 produktinformatie P en de tweede produktinformatie PP zonder enige verantwoording van de door de vermenigvuldiger 22 uitgevoerde vermenigvuldiging worden verkregen. De multiplex-eenheid 23 voert de eerste produktinformatie P aan de 8300 38 7 -21- logische rekeneenheid 21 toe op het tijdstip, waarop de genoemde eerste-traps vermenigvuldiging plaatsvindt, en de tweede produktinformatie PP op het tijdstip, waarop de genoemde tweede-traps vermenigvuldiging geschiedt, zodat 5 deze produktinformatiewaarden P en PP door de logische rekeneenheid 21 worden gecombineerd. Tenminste de hoogste 12 bits van de resulterende produktinformatiewaarde kunnen naar de ingangsaansluiting PP van de multiplex-eenheid worden overgebracht, terwijl de bitverschuiving en de 10 tekenbitexpansie door de logische rekeneenheid 21 kunnen worden uitgevoerd.

Uit het voorgaande wordt duidelijk, dat de vermenigvuldiger 22 voor vermenigvuldiging van een digitale signaalinformatie met een lengte van 24 bits met een coeffi-15 cientinformatie, waarvan de woordlengte 12 bits bedraagt, slechts voor 24 x 12 bits behoeft te zijn uitgelegd en dat voor uitvoering van een algoritme, waarbij een coefficient-woordlengte van 24 bits voor dubbele nauwkeurigheid nodig is, het coefficientwoord van dubbele nauwkeurigheid wordt 20 verdeeld in 12 hoog-bits en 12 laag-bits, welke resp. met de digitale signaalinformatie worden vermenigvuldigd, waarbij de uit de tweede vermenigvuldiging resulterende produktinformatie over één woord of 12 bits door logische verschuiving of over 11 bits door rekenkundige verschuiving 25 naar de lage zijde wordt verschoven ter verkrijging van een tweede produktinformatie PP., welke vervolgens bij de uit de eerste-traps vermenigvuldiging resulterende produktinformatie P wordt opgeteld ter verkrijging van een uiteindelijke vermenigvuldiging van 24 bits met 24 bits. De 30 toename van het aantal uit te voeren bewerkingscycli bedraagt bij benadering êën, waardoor in vergelijking met dubbele-nauwkeurigheidsbewerkingen van bekend type een uiterst snelle bewerking wordt verkregen.

Bovendien kan snelle bewerking bij enkel-35 voudige nauwkeurigheid worden toegepast voor bewerkings- componenten, waarbij slechts 12-bits coefficientnauwkeurig-heid gewenst is, in welk geval bewerking bij dubbele nauwkeurigheid slechts wordt toegepast bij bewerkings- 8300387 -22- componenten, welke een hogere coefficientnauwkeurigheid vereisen, zoals digitale filterbewerking. Als gevolg hiervan vertoont een signaalbewerkingsstelsel volgens de uitvinding een aanzienlijk verbeterd "hardware"-rendëment.

5 De onderhavige uitvinding beperkt zich niet tot de in het voorgaande beschreven uitvoeringsvorm.

Zo kan bijvoorbeeld de woordiengte van digitale signaal-informatie of van coefficientinformatie op willekeurig gewenste wijze worden vooringesteld. De tijdstippen voor 10 informatie-inlezing of het "overslaan van een bladzijde" behoeven niet tijdens de verversingscyclus te worden geïndiceerd, doch kunnen ook volgen tijdens de uitvoerings-cyclus van een bepaalde instructie, zoals NOP of de instructie "tijdelijke onderbreking" (pauze-instmctie) , 15 welke in zekere mate zonder belang voor de bewerking in engere zin van de digitale signaalinformatie zijn. Binnen het kader van de uitvinding zijn ook verschillende andere wijzigingen mogelijk.

Aan de hémd van de tekening, te beginnen 20 bij figuur 8, zal nu een digitale signaalvertragingsschake-ling worden beschreven, welke met een digitaal signaalbewerkingsstelsel wordt toegepast om .te komen tot een echokamer of soortgelijke inrichting? meer in het bijzonder zal de opbouw van de desbetreffende geheugenbesturings-25 eenheid worden beschreven.

In figuur 8 heeft het verwijzingsgetal 3 betrekking op een signaalvertragingsgeheugen met een capaciteit'van bijvoorbeeld 64K (65.536) 24-bits digitale signalen. Ieder in het geheugen 3 opgeslagen woord wordt 30 geadresseerd met behulp van bijvoorbeeld een 16-bits geheugenadres MA, dat wordt geleverd door een adresbeheers-eenheid AMU van de geheugenbesturingsschakeling 2.

Zoals bijvoorbeeld in fig. 9 is te zien, zijn de 64 K in het geheugen 3 opgeslagen woorden verdeeld' 35 volgens kleine n geheugencellen C^-C . Een adresbeheers- geheugen 81 (AMM), dat tot de adresbeheerseenheid 8 behoort, dient voor opslag van randadressen (bovenadres TA en beneden- cis adres BA) van deze eerste tot en met n geheugencellen C^-Cn 8300387 -23- * .

en van de adressen van de momentaan onder toegang staande cellen of "momentane" adressen CA. De cellen C -C van het 1 n geheugen 3 kunnen overlappende woorden bevatten; dit is bijvoorbeeld het geval voor de cellen C2 en C^. Ook is het 5 mogelijk, dat de cellen C^-C tot een onderbroken adres-gebied behoren; dit geldt bijvoorbeeld voor de cellen en C2· Het adresbeheersgeheugen 81 bevat voor iedere geheugen-cel C1~Cn een gebied 81B voor opslag van een benedenadres BA, dat de minimale adreswaarde heeft, en een gebied 81T 10 voor opslag van een bovenadres TA, dat de maximale adreswaarde heeft, en voorts een gebied 81C voor opslag van momentane adressen CA, in waarde oplopende van die voor het benedenadres BA tot die voor het bovenadres TA. Ieder dergelijk opslaggebied 81B, 81T en 81C is in staat tot 15 opslag van aan het aantal cellen gerelateerde aantallen woorden en kan worden geadresseerd door de celnummers in serievorm.

Inlezing van de adressen BA, TA en CA (initialisering van volgende wijzigingen) kan worden uitge-20 voerd door een gastcomputerstelsel 4, zoals bij de reeds ~~~---- beschreven digitale signaalbewerkingseenheid 1. Het gast computerstelsel 4 levert bijvoorbeeld 6-bits informatie voor specificatie van de serienummers van de geheugencellen en 16-bits adresinformatie voor identificatie van de 25 verschillende adressen BA, TA en CA. De celserienummer-informatie en de adresinformatie worden aan de geheugen-beheerseenheid 8 toegevoerd via een multiplex-eenheid 72, welke als schakel- en kiesinrichting van de geheugen-besturingseenheid 2 dient, en via het adresregister 11.

30 Opgemerkt wordt, dat het signaalvertragingsgeheugen 3 voor 6-bits celserienummerinformatie kan worden verdeeld in 53 geheugencellen.

Fig. 11 toont het schema van een voor een adresbeheerseenheid 8 typische schakeling. Daarbij 35 dient een opteller 83 voor optelling van "Γ bij, resp.

stapsgewijze waardevermeerdering met "1" van, het uit het geheugengebied 81C van het adresbeheersgeheugen 81 uitgelezen momentane adres CA. Daaruit resulteert een met "1" 8300387 -24- gestegen informatiewaarde van het momentane adres, welke informatiewaarde wordt toegevoerd aan een vergelijkings-schakeling 84 en een multiplex-eenheid 85, waarbij de eerstgenoemde vergelijking met het uit het gebied 81T 5 van het adresbeheersgeheugen 81 uitgelezen bovenadres TA uitvoert en het uit deze vergelijking resulterende signaal aan de schakelbesturingsaansluiting van de multiplex-eenheid 85 toevoert. Deze laatstgenoemde dient voor keuze en afgifte van het benedenadres BA uit het gebied 81B van 10 ' het adresbeheersgeheugen 81 of van de uit de door de opteller 83 uitgevoerde optelling resulterende waarde, zulks in afhankelijkheid van het resultaat van de hiervoor genoemde vergelijking. Wanneer de uit de optelling resulterende informatiewaarde hoger dan de waarde van het 15 bovenadres TA ligt, wordt het benedenadres BA gekozen en afgegeven. Het door de multiplex-eenheid 85 afgegeven adres wordt via een multiplex-eenheid 86 aan het gebied 81C van het adresbeheersgeheugen 81 toegevoerd en in reaktie op een van het microprogrammageheugen 6 afkomstige inlees-20 instructie WT daarin ingelezen. Op deze wijze wordt het momentane adres CA van het geheugengebied 81C steeds, wanneer door het microprogrammageheugen de inleesinstructie WT aan het signaalvertragingsgeheugen 3 wordt toegevoerd, met "1" in waarde vergroot, terwijl het adres CA na het 25 . bereiken van de bovenadreswaarde opnieuw vanaf de bovenadreswaarde wordt vergroot.

Opgemerkt wordt, dat de digitale signaal-bewerkingseenheid 1 volgens figuur 1 overeenkomt met de in figuur 8 weergegeven deelschakelingen, met uitzondering 30 van de geheugenbesturingseenheid 2, het signaalvertragingsgeheugen 3 en het gastcomputerstelsel.

Bij de hier beschreven uitvoeringsvorm bevat de micro-instructie een raster voor besturing van de voor beheer aan het signaalvertragingsgeheugen 3 toege-35 voegde adresgeheugeneenheid 8. Daar het signaalvertragingsgeheugen 3 64 geheugencellen kan bevatten, zijn voor specificatie van de celserienummers steeds 6 bits nodig, terwijl voorts 2 bits nodig zijn voor besturing van inlezing 8300387 -25- en uitlezing van informatie in, resp. uit, het signaal-vertr agings geheugen 3. Als gevolg daarvan vormt het genoemde raster een 8-bits besturingsraster, dat aan de adresbeheerseenheid 8 wordt toegevoerd om aan het gebied 81C 5 van het adresbeheersgeheugen 81 een momentaan adres voor adressering van het signaalvertragingsgeheugen 3 te ontlokken.

Wanneer bijvoorbeeld de eerste geheugen-cel van het signaalvertragingsgeheugen 3 als vertragings-10 schakeling werkt, is het nodig eerst het bovenadres BA^ en het onderadres TA^ voor de geheugencel en bovendien het momentane adres CA^ (tussen BA^ en TA^) in te lezen in die respectieve woorden, welke in de gebieden 81B, 81T en 81C van het adresbeheersgeheugen 81 zijn opgeslagen, 15 waarvan de celnummerserieadressen gelijk aan bijvoorbeeld "1" zijn (initialiseringsstap).Tijdens deze initialisering wordt de multiplex-eenheid 82 van de geheugenbesturings-eenheid 2 overgeschakeld aan het gastcomputerstelsel 4, dat dan aan het adresbeheersgeheugen 8 een signaal levert, 20 dat sequentieel het celserienummer "1" en de adresinformatie voor de adressen BA^, TA^ en CA^ bevat. Bij de sequentiele transmissie van de adreswaarden BA^, TA^ en CA^ levert het gastcomputerstelsel 4 bovendien adresidentificatiekodes, welke voor identificatie van de verschillende adressen 25 dienen. De aldus overgebrachte informatie wordt in de resp. opslaggebieden 81B, 81T en 81C ingelezen.

Na initialisering op de hier beschreven wijze van de te gebruiken geheugencellen wordt de multiplex-eenheid 82 naar het microprogrammageheugen 6 overgeschakeld, 30 zodat de adresbeheerseenheid 8 daarna door het microprogramma wordt bestuurd. Bij de hier beschreven uitvoeringsvorm gaat de besturing, nadat alle woorden in het signaalvertragingsgeheugen 3 zijn uitgewist of op de waarde "O" zijn gebracht, naar de digitale signaalvertragingslus over. In deze ver-35 tragingslus vinden inlezing en uitlezing plaats van de door het momentane adres CA aangewezen woorden van het signaalvertragingsgeheugen 3, terwijl een waardevermeerdering van het momentane adres CA plaatsvindt. Volgens het 8300387 -26- » microprogramma is het slechts nodig om de serienummers van de geheugencellen aan te wijzen en inlees- en uitlees-instructies af te geven, terwijl de genoemde waardevermeerdering van het momentane adres CA en de na bereiking van 5 het bovenadres volgende overschakeling naar het beneden-adres BA automatisch door de adresbeheerseenheid 8 worden uitgevoerd.

Wanneer het celserienumraer van een cel van het signaalvertragingsgeheugen 3 in de microprogramma-10 signaalvertragingslus wordt gespecificeerd, wordt het momentane adres CA van het bij het desbetreffende celserie-nummer behorende woord van het adresbeheersgeheugen 81 uitgelezen en wordt, op basis van dit uitgelezen adres CA, toegang tot het signaalvertragingsgeheugen 3 Verschaft.

15 Wanneer de toegangstijdsduur van dit geheugen in de grote orde van de duur van één microprogramma-instruetiecyclus ligt of kleiner dan die duur is, kan de bestandsinformatie van het geadresseerde woord worden ingevoerd of uitgevoerd door de daaropvolgende micro-instructie, zodanig, dat 20 digitale signaalinformatie in het geheugen 3 kan worden ingelezen of daaruit kan worden uitgelezen. In de bedrijfs-toestand "uitlezing" vindt geen waardevermeerdering van het momentane adres CA in de adresbeheerseenheid 8 plaats en kan de tijdens de 'op de aanwijzing van het celserienummer 25 vólgende instructiecyclus uit het signaalvertragingsgeheugen 3 uitgelezen informatie via de informatieverdeelleiding DB worden overgebracht naar de registers of andere deel-schakelingen, welke de volgende bewerkingsstappen uitvoeren, zoals de vermenigvuldiger en een digitaal/analoog-omzetter. 30 Tijdens de bedrijfstoestand "inlezing" wordt, nadat toegang tot het geheugen is verkregen, in reaktie op de micro-instructie een inleesimpuls afgegeven, waardoor de aan de informatieverdeelleiding DB aanwezige digitale informatie in het geadresseerde woord van het signaalvertragingsgeheu-35 gen 3 wordt ihgelezen, terwijl het momentane adres CA door de adresbeheerseenheid 8 in waarde wordt verhoogd, waartoe de van de multiplex-eenheid 85 afkomstige adresinformatie aan de adresbeheerseenheid 8 wordt toegevoerd.

8300387 -27-

Figuur 12 toont de tijdsritmerelatie tussen verschillende signalen tijdens uitlezing op basis van het microprogramma. In figuur 12 komt het tijdsinterval Tg overeen met één instructiecyclus van het micro-5 programma. Het celserienununer wordt bij de inleesinstruc-tie tijdens het tijdvak t^-t2 geïndiceerd, terwijl in het tijdvak t2“t3 informatie-uitwisseling tussen het signaal-vertragingsgeheugen 3 en de informatieverdeeHelding DB plaatsvindt. Wanneer het celserienummer op het tijdstip 10 t^ wordt gespecificeerd, wordt het uit het adresgebied 81C van het adresbeheersgeheugen 81 uitgelezen momentane adres CA bepaald op een tijdstip t^, dat wil zeggen na verloop van een voorafbepaalde toegangstijdsduur. Vanaf het tijdstip tl2, dat wil zeggen kort na het tijdstip t^, wordt een 15 adres-strobe-impuls voor het signaalvertragingsgeheugen 3 geleverd voor toegangsverschaffing tot het signaalvertragingsgeheugen 3. Inlezing daarin en uitlezing daaruit is mogelijk, resp. wordt vrijgegeven, na verloop van een adrestijdsduur, welke wordt bepaald door de eigenschappen 20 van de als signaalvertragingsgeheugen 3 toegepaste geheugen-inrichting en ligt bij een geheugen van het "dynamic* RAM-type in de grote orde van 100 tot enige honderden nanoseconden. Op het tijdstip tl2, onmiddellijk voorafgaande aan het tijdsinterval t2~t3 voor de volgende instructie-25 cyclus, of onmiddellijk voor het tijdstip t3 worden inlees-en uitleesimpulsen afgegeven voor uitwisseling van digitale -signaalinformatie tussen het geadresseerde woord van het signaalvertragingsgeheugen 3 en de informatieverdeelleiding DB. Gedurende het tijdsinterval vanaf het tijdstip t^ 30 vindt bepaling van het momentane adres CA plaats totdat op het tijdstip t13 de genoemde inleesimpuls door het signaalvertragingsgeheugen 3 wordt geleverd, waardoor het adres CA aan waardevergroting door de opteller 83 wordt onderworpen, vergelijking van de aldus bereikte waarde met 35 het bovenadres TA door de vergelijkingsschakeling 84 volgt, evenals adreskeuze door de multiplex-eenheid 85? êën en ander geschiedt in de adresbeheerseenheid 3. Het door de multiplex-eenheid 85 gekozen adres, dat wil zeggen het 8300387 -28- volgende voor verschaffing van toegang tot het signaal-vertragingsgeheugen 3 tijdens de volgende signaalvertragings-lus nodige adres NA, wordt via de multiplex-eenheid 86 aan het adresgebied 81C toegevoerd, waarin het volgende 5 adres NA echter eerst wordt ingelezen op het tijdstip t.^, wanneer de inleesimpuls tijdens de bedrijfstoestand "inle-zing" ter beschikking komt. Dit wil zeggen, dat gedurende één cyclus van de microprogrammasignaalvertragingslus in-lezing van het digitale signaal in hetzelfde woord van het 10 signaalvertragingsgeheugen 3 wordt verkregen, waartoe tijdens inlezing met behulp van het momentane adres CA toegang is verkregen, terwijl het momentane adres CA slechts op dat tijdstip in het gebied 81C van het adresbeheersgeheugen 81 wordt ingelezen. Nadat alle woorden van de als vertragings-15 lijn dienende geheugencel, zoals de eerste geheugencel C^, zijn geadresseerd, wordt het woord, waarin het digitale signaal is ingelezen, opnieuw uitgelezen, waarbij de "opgetreden" of teweeggebrachte vertragingsduur het produkt vormt van het totale aantal woorden van de desbetreffende 20 geheugencel, resp. het verschil tussen de bovenadreswaarde TA en de benedenadreswaarde BA, en de cyclusduur van de rnicroprogrammasignaalvertragingslus. Deze cyclusduur van de signaalvertragingslus kan, wanneer in de lus een programma voor herhaalde beeindigingskontrole van de door de 25 analoog/digitaal-omzetter uitgevoerde bemonstering wordt ingevoerd, totdat deze laatste is beëindigd, worden vergeleken met de bemonsterperiodeduur.

Voor een bemonsterklokimpulsfrequentie van 50 kHz (bemonsterperiodeduur 20 microsec.) en een aantal 30 van 1000 woorden in de als vertragingslijn gebruikte geheugencel bedraagt de vertragingsduur 20 msec.. Voor een toename met één woord in de geheugencel neemt de vertragingsduur met 20 microsec. toe; voor vermindering met één woord in de geheugencel, neemt de vertragingsduur met 20 microsec. 35 af. Het aantal woorden kan gemakkelijk worden vergroot en verkleind door herinlezing van tenminste één -beneden-adres BA en bovenadres TA van de desbetreffende geheugencel onder besturing door het gastcomputerstelsel.

8300387 -29-

Figuur 13 toont een stromingsdiagram voor uitvoering van een dergelijke signaalvertraging op basis van een microprogramma. Voordat naar de signaalvertragings— lus wordt overgegaan, wordt tijdens stap 201 "0" in alle 5 woorden van het signaalvertragingsgeheugen 3 ingelezen (wissing of terugstelling in de uitgangsstand). Daarna volgt het doorlopen van de signaalvertragingslus, te beginnen bij de stap 202,. waarbij wordt gekontroleerd of de analoog/digitaal-omzetting is voltooid. Steeds wanneer 10 in de analoog/digitaal-omzetter 100 bemonstering plaatsvindt, worden de daarbij verkregen digitale signalen in het signaalvertragingsgeheugen 3 ingelezen, waarbij het momentane adres CA in het gebied 81C van het adresbeheersgeheugen 81 automatisch wordt heringelezen in de adresbeheerseenheid 15 8 (stap 203 en volgende). Tijdens stap 203 wordt de aan analoog/digitaal-omzetting onderworpen, digitale signaal-signaalinformatie via de informatieverdeelleiding DB aan bijvoorbeeld het registergebied R& van het informatie-geheugen 30 toegevoerd. Tijdens de stappen 204 en 205 20 wordt celserienummerinformatie aan het signaalvertragingsgeheugen 3 toegevoerd voor uitlezing van de digitale signaalinformatie. Zo wordt tijdens stap 204 de instructie voor uitlezing van de eerste geheugencel aan de adresbeheerseenheid 8 toegevoerd; deze geeft dan een momentane 25 adresinformatie CA voor de eerste geheugencel af, dat wil zeggen voor toegang tot deze cel van het signaalver- tragingsgeheugen 3. Na een door de eigenschappen van de in het geheugen 3 toegepaste geheugenelementen bepaalde toegangstijdsduur kan geldige uitgangsinformatie uit het 30 geheugen 3 worden uitgelezen. Deze uitgangsinformatie krijgt in het algemeen zijn geldigheid na 100 tot enige honderden nanoces. in geval van een signaalvertragingsgeheugen 3, dat als geheugen van het type D-RAM is uitgevoerd. Nadat de uitgangsinformatie op deze wijze is vast-35 gesteld, wordt tijdens stap 205 de door het geheugen 3 aan de informatieverdeelleiding DB geleverde informatie in het registergebied van de informatiegeheugeneenheid opgeslagen. In verband daarmede vindt de uitlezing van het - - »- — 8300387 -30- signaalvertragingsgeheugen 3 in twee micro-instructiestappen plaats. De uitlezing uit het geheugen 3 kan echter ook in één micro-instructiestap plaatsvinden, bijvoorbeeld wanneer de voor uitvoering van één micro-instructiestap benodigde 5 tijdsduur (instructiecyclüs) betrekkelijk lang is of de toegangstijdsduur tot het adresbeheersgeheugen 81 of het signaalvertragingsgeheugen 3 kan worden geminimaliseerd.

Tijdens stap 206, welke de inleesinstructie voor de eerste cel van het signaalvertragingsgeheugen 3 10 vormt, worden de instructie en de celserienummerinformatie toegevoerd aan de adresbeheerseenheid 8, zodanig, dat het momentane adres CA voor de eerste cel wordt uitgelezen' en voor adressering van het geheugen 3 ter beschikking komt. Tijdens de daaropvolgende stap 207 wordt het inleessignaal 15 voor inlezing van de informatie in het signaalvertragingsgeheugen 3 afgegeven. Daarbij wordt de informatie-inhoud van het registergebied R , dat wil zeggen de daarin opge-slagen uitgangsinformatie van de analoog-digitaal-omzetter 100, aan de informatieverdeelleiding JB toegevoerd en in 20 het signaalvertragingsgeheugen 3 ingelezen.

De uit de geheugencel van het geheugen 3 uitgelezen en in het registergebied opgeslagen informatie wordt tijdens stap 208 aan de digitaal/analoog-omzet-ter 101 toegevoerd, waarna het programma naar stap 202 25 terugkeert voor voltooiing van de signaalvertragingslus.

Een dergelijke echokamer of soortgelijke inrichting kan zonder noodzaak van verandering van de "hardware"-apparatuur uit een aantal signaalvertragings-lijnen worden samengesteld door invoering tijdens stap 209 30 (dat wil zeggen in de in figuur 12 met een gebroken lijn getekende positie) van een programma, volgens hetwelk andere geheugengebieden voor uitlezing/inlezing worden aangewezen, of een programma, volgens hetwelk uit de resp. cellen van het signaalvertragingsgeheugen 3 uitgelezen informatie wordt 35 vermenigvuldigd met een coefficientinformatie, waarna de resulterende produktinformatie wordt opgeteld bij de nog niet aan vertraging onderworpen informatie, zoals de aan analoog/digitaal-omzetting onderworpen en in het register- t ,* 8300387 -31- » gebiëd R onderworpen informatie. Bovendien kan het geheu- cl gencelserienummer worden aangewezen door het gastcomputer-stelsel 4; dit kan bijvoorbeeld geschieden tijdens de wacht-duur voor analoog/digitaal-omzetting bij stap 201 voor her-5 inlezing van het genoemde benedenadres BA of bovenadres TA voor dynamische verandering van de vertragingsduur van de aan de verschillende geheugencellen toegevoegde signaal-vertragingsschakeling.

De van de analoog/digitaal-omzetter 101 10 afkomstige informatie kan rechtstreeks in het signaalver-tragingsgeheugen 3 worden ingelezen; ook is het mogelijk, dat de uit dit geheugen 3 uitgelezen informatie rechtstreeks aan de digitaal/analoog-omzetter 100 wordt toegevoerd, dat wil zeggen zonder toepassing van de registergebieden 15 R&, R^ van de informatiegeheugeneenheid 13. Figuur 14 toont een stromingsdiagram voor een dergelijke procedure. Daarbij komen de stappen 201, 202 met die volgens figuur 13 overeen. Na stap 202 volgt echter een stap 301 voor uitlezing van bijvoorbeeld de eerste geheugencel van het signaal-20 vertragingsgeheugen 3, overeenkomende met stap 204 in figuur 13. Wanneer de aldus uitgelezen informatie geldig in de informatieverdeelleiding DB is, wordt de informatie tijdens stap 302 rechtstreeks aan de digitaal/analoog-omzetter 100 toegevoerd. Tijdens stap 303, overeenkomende 25 met stap 206 van figuur 13, wordt toegang verkregen tot het inleesadres van de eerste geheugencel van het geheugen •3. Tijdens stap 304 wordt de van de analoog/digitaal-omzetter 101 afkomstige informatie via de informatieverdeelleiding DB toegevoerd aan het adres, waartoe tijdens de 30 voorafgaande stap toegang is verkregen. De stappen 202 (toestandsbeoordeling-):-304 vormen een volledige cyclus van de vertragingslus. Daarbij wordt opgemerkt, dat de stap 202 tussen de stappen 302 en 303 kan worden geplaatst.

In dat geval vormen de stappen 301, 302, 202, 303 en 304 35 êën volledige cyclus van de vertragingslus.

Figuur 5 toont een uitvoeringsvariant van een digitale signaalbewerkingseenheid volgens de onderhavige uitvinding, speciaal voor toepassing bij een echo- __- 8300387 w ^ -32- kaïner of soortgelijke inrichting.

Bij deze speciale uitvoeringsvorm worden in plaats van momentane adressen CA de inleesadressen BA en uitleesadressen RA volgens figuur 10 gebruikt. Deze 5 adressen worden opgeslagen in respectieve gebieden 81W en 8IR van het adresbeheersgeheugen 81.

In de adresbeheerseenheid 8 bevindt zich êen WD-geheugenschakeling 8W voor opslag van aan het inlees-adres WA toe te voeren inlees in formatie WD, een RD-geheugen-10 schakeling 8R voor opslag van aan het uitleesadres RA

toe te voeren uitleesinformatie D en een opteller 83 ‘ voor optelling van het van het gebied 81W van het adresbeheers-geheugen 81 afkomstige inleesadres BA bij de van de geheugenschakeling 8W afkomstige inleesinformatie WD tij-15 dens inlezing en voor· optelling van de uit het gebied 81R van het adresbeheers geheugen 81 afkomstige uitleesadres RA bij de uit de geheugenschakeling 8R afkomstige uitleesinformatie RD tijdens inlezing. De door de opteller 83’ bereikte sominformatie wordt toegevoerd aan een vergelijkings-20 schakeling 84 en aan een multiplex-eenheid 85/ welke als schakel- en kiesinrichting dienen. De genoemde adresinformatie en het bovenadres TA uit het gebied 81T worden door de vergelijkingsschakeling 84 met elkaar vergeleken; het uit deze vergelijking resulterende uitgangssignaal wordt toe-25 gevoerd aan de schakelbesturingsaansluiting van de multiplex-eenheid 85. Deze voert keuze en afgifte uit van het bodem--adres BA uit het gebied 81D van het adresbeheersgeheugen 81 of van de 'sominformatie van de opteller 83', waarbij de keuze van het uitgangssignaal van de vergelijkingsschakeling 30 84 afhankelijk is. Wanneer de genoemde sominformatie een hogere waarde heeft dan het bovenadres TA, wordt het beneden-adres BA gekozen en af gegeven; in het andere geval wordt de genoemde sominformatie afgegeven. De uitgangsinformatie van de multiplex-eenheid 85 vormt het volgende adres NA, 35 dat het inlees- of uitleesadres specificeert, waartoe de volgende maal toegang dient te worden verkregen. Deze uitgangsinformatie wordt tijdens inlezing via de multiplex-eenheid 86W aan het gebied 81W van het adresbeheersgeheugen 8300387 -33- 81 en tijdens uitlezing via de multiplex-eenheid 86R aan het gebied 8IR van het geheugen 81 toegevoerd. Op dat tijdstip is inleesinformatie "1" of van het gastcomputer-stelsel 4 afkomstige inleesinformatie, zoals ”0" of "2", 5 aan de geheugenschakeling 8W toegevoerd voor de inlees-informatie WD voor het inleesadres WA, dat wil zeggen na de door de multiplex-eenheid 86'w uitgevoerde overschakeling en keuze, terwijl uitleesinformatie “l" of van het gastcomputerstelsel 4 afkomstige uitleesinformatie op soort-10 gelijke wijze aan de geheugenschakeling SR is toegevoerd voor de uitleesinformatie voor het uitleesadres RA, dat wil zeggen na de door de multiplex-eenheid 86'R uitgevoerde overschakeling en keuze. Wanneer een vertragingsduur een konstante waarde heeft, worden de inleesinformatie "1" en 15 de uitleesinformatie ”1" door de respectieve multiplex- eenheden 86’W, 86'R aan de respectieve geheugenschakelingen 8W, 8R toegevoerd, zodat de inlees- en uitleesinformatie WD, RD van deze geheugenschakeling 8W, 8R de waarde "lw heeft. Als gevolg daarvan zal in de opteller 83’ het inlees-20 adres WA bij iedere inlezing een waardevermeerdering ondergaan, terwijl het uitleesadres RA bij iedere uitlezing eveneens een dergelijke waardevermeerdering ondergaat.

Voor het tijdsritme van inlezing en uitlezing van digitale signalen in het signaalvertragings-25 geheugen 3 wordt verwezen naar figuur 12. Tijdens uitlezing wordt het celserienummer op het tijdstip t^ gespecificeerd en wordt de uitleesinstructie aan de adresbeheerseenheid 8 toegevoerd. Daardoor wordt het bij het gespecificeerde celserienummer behorende woord in het uitleesadresgebied 30 8IR van het adresbeheersgeheugen 81 geadresseerd, waarna de desbetreffende uitgangsinformatie, het uitleesadres RA, geldig wordt op een tijdstip t^ na verloop van een voorafbepaalde toegangstijdsduur. Vanaf een na het tijdstip t^ komend tijdstip t^ wordt een adres-strobe-signaal afgegeven, 35 zodat het signaalvertragingsgeheugen 3 door het uitleesadres RA wordt geadresseerd.

Tijdens de instructiecyclus van figuur 12 wordt op een tijdstip fc13' dat wil zeggen na het 8300387 -34— ► verstrijken van de toegangstijdsduur en nadat de uitgangs-informatie geldig is geworden, een uitleesimpuls afgegeven, waardoor een uitgangspoortschakeling van het signaal·vertra-gingsgeheugen 3 worden opengestuurd en de inhoud van het 5 geadresseerde woord aan de informatieverdeelleiding DB wordt toegevoerd voor verdere bewerking in registers en andere in aanmerking komende deelschakelingen, zoals een vermenigvuldiger, een opteller of een digitaal/analoog-omzetter.

Tijdens een dergelijke uitiezing wordt 10 het uitleesadres RA automatisch in de adresbeheerseenheid 8 in waarde verhoogd. Wanneer dit op het tijdstip t^ is geschiedt, wordt het uitleesadres RA uit het gebied 8IR toegevoerd aan de opteller 83r voor optelling bij de uit de geheugenschakeling 8R uitgelezen informatie. Voor een 15 konstante vertragingsduur heeft de uitleesinformatie'de waarde "1", waarbij het uitleesadres RA in waarde wordt vergroot en vervolgens aan de vergelijkingsschakeling 84 en de multiplex-eenheid 85 wordt toegevoerd. Wanneer het aldus aan waardevergroting onderworpen uitleesadres een 20 lagere waarde dan het bovenadres TA heeft, wordt het door de multiplex-eenheid 85 uitgekozen als volgende adres NA en vervolgens via de multiplex-eenheid 86R aan het gebied 31R van het adresbeheersgeheugen 81 toegevoerd. Deze operatie verloopt automatisch tot het tijdstip t^· De volgende 25 adresinformatie wordt dan, in reaktie op de op het tijdstip tl3 verschijnende uitleesimpuls, in het gebied 8IR gevoerd voor herinlezing en waardekorrektie van het uitleesadres RA. · Wanneer' het aldus door de opteller 83 * gekorrigeerde: adres hoger ligt dan het bovenadres TA, wordt door de 30 multiplex-eenheid 85 als volgende adres NA het benedenadres BA gekozen.

Tijdens inlezing van het microprogramma verloopt de operatie op dezelfde wijze als hiervoor beschreven indien dé hiervoor gebruikte uitdrukkingen uitleesadres 35 RA, gebied 81R, geheugenschakeling 8R, uitleesinformatie RD en de multiplex-eenheid 86R voor uitlezing worden vervangen door de respectieve uitdrukking adres WA, gebied 81W, geheugenschakeling 8W, inleesinformatie WD en multiplex- 83 0 0 38 7 0 -35- eenheid 86W voor inlezing. In reaktie op een op het tijdstip verschijnende inleesimpuls vindt derhalve korrektie van het inleesadres WA plaats, terwijl de van de registers en informatie afgifteschakelingen afkomstige signaalinforma-5 tie via de informatieverdeelleiding DB in het signaalver-tragingsgeheugen 3 worden ingelezen.

Figuur 16 toont de "beweging" van het uit-leesadres BA en het inleesadres WA langs de geheugencellen van het signaalvertragingsgeheugen 3 bij toepassing daarvan 10 als vertragingsschakeling. Indien wordt aangenomen, dat het uitleesadres RA en het inleesadres WA volgens figuur 16A bij iedere stap in de richting van de pijl bewegen, resp. van het benedenadres BA naar het bovenadres TA, zal het produkt van de bemonsterperiodeduur met het aan het verschil 15 tussen de adressen RA en WA gelijke aantal N woorden (N = WA - RA) de vertragingsduur weergeven. Figuur 16W toont de toestand van de geheugencellen, waarin het inleesadres WA êên maal het bovenadres heeft bereikt, waar het wordt teruggeschakeld naar het benedenadres BA voor hernieuwde 20 stapsgewijze toename. De vertragingsduur wordt niet gewijzigd, aangezien de som van het aantal woorden van het uit— leesadres RA tot het bovenadres TA en het aantal woorden van het benedenadres BA tot het inleesadres WA gelijk is aan het genoemde woordaantallenverschil N.

25 In de voorafgaande beschrijving is steeds aangenomen, dat de vertragingsduur een könstante waarde heeft en geen veranderingen ondergaat. Hierna zal worden beschreven, op welke wijze de vertragingsduur tijdens uitvoering van het microprogramma kan worden gewijzigd.

30 Wanneer een verlenging van de vertragings duur gewenst is, wordt door het gastcomputerstelsel 4 via de multiplex-eenheid 86'R inleesinformatie "0" in de geheu-genschakeling 8R ingelezen op een tijdstip, dat valt tijdens de operatie van de signaalvertragingslus, voorafgaande aan 35 de adressering van het signaalvertragingsgeheugen 3, bijvoorbeeld gedurende de wachttijd voor analoog/digitaal-omzetting (stap 202 in figuur 13). In dat geval, en aangezien tijdens de-inlezing vandezelfde cyclus van de programmalus (stappen 8300387 -36- 204, 205) een "O" is toegevoegd aan het uitleesadres RA, is dit laatstgenoemde niet in waarde toegenomen, zodat het verhinderd wordt, in de richting van de pijl in figuur 16 te bewegen. Daarentegen is het inleesadres WA daarentegen 5 is het uitleesadres RA tijdens de uitlezing van dezelfde cyclus van de programmalus aan waardevergroting onderworpen, waaruit een toegenomen woordaantallenverschil resulteert, evenals een verlenging van de vertragingsduur met één bemonsterperiodeduur. Vanaf de volgende cyclus worden 10 zowel het uitleesadres RA als het inleesadres WA aan waardevermeerdering onderworpen, zodat het woordaantallenverschil (N + 1) behouden blijft. Wanneer de vertragingsduur met n bemonsterperiodeduren dient te worden verlengd, wordt de hiervoor beschreven inlezing van de waarde "O" in de 15 geheugenschakeling 8R met intervallen van de genoemde bemonsterperiodeduur (één cyclusduur van de programmalus) n maal herhaald. De vertragingsduur kan ook. worden verlengd door inlezing van "2” of een hogere waarde als in deze informatie in de geheugenschakeling 8W. Dit geniet echter 20 niet de voorkeur, daar het inleesadres WA van het signaal- vertragingsgeheugen 3 dan met twee of meer eenheden tegelijk toeneemt, met als gevolg, dat de bestanddelen van de tussengelegen woorden ongewijzigd blijven en volledig discrete uitleesinformatie vormen.

25 Wanneer de vertragingsduur dient te worden verkort, wordt door het gastcomputerstelsel 4 via de multi-plex-eenheid 86'W inleesinformatie "0,r in de geheugenschake-ling 8W ingelezen, waardoor de vertragingsduur met één bemonsterperiodeduur wordt verkort. Ook deze operatie kan 30 uiteraard n maal worden herhaald ter verkrijging van een verkorting van de vertragingsduur met n bemonsterperiodeduren .

Op de hiervoor beschreven wijze kan een oorspronkelijk ingestelde vertragingsduur worden verlengd, 35 resp. verkort, met aan een geheel veelvoud van de bemonsterperiodeduur gelijke intervallen? deze wijziging geschiedt steeds door inlezing van de waarde ,Γ0” in de geheugenschake-ling 8R op 8W. Bij een dergelijke operatie wordt het uitlees- 83 0 0 38 7 -37- adres RA, of het inleesadres WA slechts tijdelijk in waarde-toename verhinderd, zodat de continuïteit van de uitlees-informatie in de tijd behouden blijft en verhinderd wordt, dat ongewenste stoorsignalen (stoorgeluiden) optreden.

5 Uit het voorgaande blijkt, dat een aantal digitale signaalvertragingslijnen kunnen worden gevormd met behulp van één enkel signaalvertragingsgeheugen 3? dit wil zeggen, dat met een vereenvoudigd (hardware)-ontwerp kan worden gewerkt, daar geen afzonderlijke apparΒΙΟ tuur, zoals afzonderlijke schuifregisters, aan de afzonderlijke vertragingslijnen behoeft te worden toegevoegd. Bovendien wordt het adresbeheer voor het signaalvertragings-geheugen 3 verzorgd door de adresbeheerseenheid 8 en kunnen de uitlees- en inleesadressen (evenals de momentane adres-15 sen) aan waardevergroting worden onderworpen door de adresbeheerseenheid 8, zodat de logarithmische rekeneenheid 21 bijvoorbeeld kan funktioneren voor uitvoering van andere opgaven; de totale doorvoer van digitale signaalinformatie wordt aanzienlijk verbeterd. De vertragingsduur van de 20 signaalvertragingslijn voor iedere geheugencel kan gemakke-lijk worden gewijzigd door middel van "software"-besturing, resp. het gastcomputerstelsel 4, terwijl de vertragingsduur zelf tijdens signaalbewerking op "real time" basis aan dynamische veranderingen kan worden onderworpen.

25 De uitvinding beperkt zich niet door de in het voorgaande beschreven en in de tekening weergegeven 'uitvoeringsvormen. Verschillende wijzigingen kunnen in de beschreven componenten en in hun onderlinge samenhang worden aangebracht, zonder dat daarbij het kader van de uitvinding 30 wordt overschreden.

8300387

Claims (3)

1- Digitaal signaalbewerkingsstelsel met tenminste één microprogrammageheugen voor opslag van een serie micro-’ instructies voor een .digitale signaalbewerkingsprocedure en met een coëfficientengeheugen voor opslag van voor uit-5 voering van een rekenkundige bewerking van de digitale sig-naalinformatie noodzakelijke coëfficiëntinformatie,- met het kenmerk, dat aan het stelsel een gastcomputer-stelsel voor informatie-overdracht en -inlezing in het micro-programmageheugen en het coëfficiëntengeheugen toevoegbaar 10 is, waarbij het coëfficiëntengeheugen tenminste twee "bladzijden” bevat, welke behoren bij de gehele via de micro-instructies tijdens bewerking van een digitaal signaal op basis daarvan adresseerbare geheugencapaciteit, terwijl de bladzijdekeuze'van het coëfficiëntengeheugen onder besturing 15 door het gastcomputerstelsel mogelijk is.

2. Signaalbewerkingsstelsel volgens conclusie 1, m e t het kenmerk, dat de digitale signaalbewerking plaatsvindt op basis van de sequentiëel uit een microprogrammage-heugen uitgelezen micro-instructies, waarbij tenminste één 20 vermenigvuldiger voor vermenigvuldiging van digitale signaal-informatie met van het coëfficiëntengeheugen afkomstige coëfficiëntinformatie aanwezig is, welke vermenigvuldiger tijdéns vermenigvuldiging van digitale signaalinformatie met coëfficiëntinformatie van dubbele nauwkeurigheid eerst een 25 eerste produktinformatie afgeeft, welke het produkt van de digitale signaalinformatie met de hoogste-halve-woordsinfor- i matie van de coëfficiëntinformatie vertegenwoordigt, en vervolgens een tweede produktinformatie afgeeft, welke het produkt van de signaalinformatie met de laagste-halve-woords-30 informatie van de coëfficiëntinformatie vertegenwoordigt, welke tweede produktinformatie over een met de lengte van één woord overeenkomend aantal bits wordt verschoven, waar-na de eerste en de aldus verschoven tweede produktinformatie bij elkaar worden opgeteld tot produktinformatie, welke het 35 resultaat van vermenigvuldiging van de digitale signaalinformatie met de coëfficiëntinformatie van dubbele nauwkeurigheid 8300387 -39- vertegenwoordigt.

3. Digitaal signaalbewerkingsstelsel met tenminste één microprogrammageheugen voor opslag van een serie micro-instructies voor een digitale signaalbewerkingsprocedure 5 met een coëfficiëntengeheugen voor opslag van voor uitvoering van een rekenkundige bewerking van de digitale signaalinformatie noodzakelijke coëfficiënteninformatie, met een geheugenbesturingseenheid, met tenminste ëên geheugen-blok voor opslag van digitale signalen, en met middelen voor 10 koppeling met een gastcomputerstelsel, methetken-m e r ki dat informatieoverdracht en -inlezing in het microprogrammageheugen en het coëfficiëntengeheugen door middel van een gastcomputerstelsel mogelijk is; het coëfficiëntengeheugen tenminste twee "bladzijden" bevat, welke behoren 15 bij de gehele via de micro-instructies tijdens bewerking van een digitaal signaal op basis daarvan adresseerbare geheugencapaciteit? de bladzijdekeuze kan geschieden onder besturing van het gastcomputerstelsel; de geheugenbesturingseenheid een adresbeheersgeheugen voor verdeling van het 20 ene geheugenblok in een aantal door respectieve adressen geïdentificeerde geheugencellen bevat; middelen aanwezig zijn voor inlezing vooraf van uit het gastcomputerstelsel afkomstige randadressen van de geheugencellen in het adresbeheersgeheugen? en dat geheugentoegang plaatsvindt met 25 behulp van door de digitale signaalbewerkingseenheid aangewezen geheugencelserienummers. 8300387