NL8304186A - Geintegreerde processor voor het verwerken van woordsgewijze ontvangbare informatie. - Google Patents

Description

-- ' — Λ f φ t

J

EHN 10.865 ] N.V. Philips' Gloeilampenfabrieken te Eindhoven.

Geïntegreerde processor voor het verwerken van wocrdsgewijze ontvangbare informatie.

.. achtergrond van de uitvinding; -

De uitvinding betreft een geïntegreerde dataprocessar voor het verwerken van woordsgewijze ontvangbare informatie, bevattende: a. een vermenigvuldigingselement (48) met een eerste ingang met een 5 breedte van n bits, een tweede ingang met een breedte van tenminste nagenoeg 2n bits cm twee cperandi ter vermenigvuldiging te ontvangen, en een eerste uitgang om een produkt te presenteren; b. een arithmstische en logische eenheid (50) met een derde ingang en vierde ingang cm twee verdere cperandi te ontvangen en een tweede 10 uitgang om een resultaatoperand te presenteren; c. een lees-schrijfgeheugen (32) voor het opslaan van datagegevens; d. een besturingsgeheugen (60 , 66) voor het opslaan van besturingsge-gevens, en e. infcrmatieverblndingsmiddelen voor het verbinden van genoemde onderis delen met elkaar en met de buitenwereld.

Zo'n dataprocessar is beschreven in de ter visie gelegde Engelse octrooiaanvrage 2 115 588 geassigneerd aan Sony Corporation. Met name, doch niet uitsluitend, is zo'n dataprocessar geschikt voor het uitvoeren van allerhande bewerkingen op data welke gedigitaliseerde akoestische sig-20 nalen representeren, bijvoorbeeld zulke, welke worden gegenereerd bij het afspelen van platen waarop die data cpgeslagen zijn in de vorm van optisch af tastbare verstoringen in een reflekterende laag die is qpge-ncmen in een met eenparige snelheid roterend aangedreven schijf die ook wel als "ccnpact disc” wordt aangeduid. De uitvinding is evenwel niet 25 gelimiteerd tot het gebruik bij zo een opslagplaat. De waarde van n wordt door toepassing bepaald. Geschikte waarden zijn bijvoorbeeld 8, 10 of 12 bits. Cnder "tenminste substantieel gelijk aan 2n" wordt verstaan een waardebereik met ondergrens 2n en een bovengrens die door de toepassing bepaald wordt, bijvoorbeeld 2n, 2n+1, 2n+2, maar zéker kleiner dan 2%n.

30 Older datagegevens warden zulke verstaan die voor verdere verwerking in aanmerking (kunnen) komen; dit kan zowel binnen de dataprocessar alsook daarbuiten geëffektueerd warden. Older besturingsgege-. vans worden zulke verstaand die herhaaldelijk zonder verandering ge- - 8304 1 8 6 ----------------------------

1 * V

PHN 10.865 2 bruikt (kunnen) worden; het kunnen zowel programmagegevens als coëffi-cientgegevens zijn. Cf» langere termijn kan het soms nodig zijn cm deze besturingsgegevens te wijzigen, dit geheugen kan dan een "meestal-lezen" (read mostly) geheugen zijn, waarvan een schrijfcyclus bijvoorbeeld 5 substantieel langer is dan een leescyclus. Anderzijds kan het programma in een alleen-leesgeheugen zijn opgeslagen, terwijl de coëfficientgege-vens in een lees-schri jfgeheugen plaatsvinden., De bekende dataprocessar heeft bezwaren. Zo is tussen het vermenigvuldigingselement en de arithmetische en logische eenheid een miltiplexerstruktuur opgesteld, 10 waardoor doorstraningsproblemen kunnen ontstaan als verschillende informaties tegelijk arriveren. Voorts is gebleken, dat voor sctrmige bewerkingen de precisie onvoldoende is; deze is voor de informaties die over de eerste, respektievelijk tweede ingang worden toegevoerd juist gelijk aan de breedte (in bits) van deze eerste, respektievelijk tweede 15 uitgang, en voor het produkt gelijk aan de breedte van de produktuitgang, doch nooit groter dan de definitie van de breedste ingang. Het is een doelstelling van de uitvinding cm te verschaffen een geïntegreerde dataprocessar die in staat stelt tot flexibiliteit in de bewerkingen, zowel in het tijdsdomein (vermindering van contentie-problemen voor de 20 informatieverbindingsmiddelen) als in het amplitudedcmein (mogelijk maken van een verhoogde precisie, waarbij zal blijken dat deze verhoogde precisie kan gelden"voor zowel de informaties die over de eerste ingang als die welke over de tweede ingang aan het vermenigvuldigingsele-ment worden toegevoerd).

25

Samenvatting van de uitvinding;

De uitvinding realiseert de doelstelling doordat hij het kenmerk heeft dat, f. genoemde informatieverbindingsmiddelen interne busverbindingsmidde-30 len (74) bevatten met een bitbreedte tenminste gelijk aan die van de tweede ingang? g. dat genoemde eerste uitgang over een eerste volproduktsbreedte is gekoppeld met genoemde derde ingang, evenals genoemde tweede uitgang over een tweede volproduktsbreedte middels een accumulatorregister 35 (54) is gekoppeld met genoemde vierde ingang; h. dat genoemde tweede uitgang middels een multiplexgewijze georganiseerd resultaatregister (52) is aangesloten op genoemde busverbin-dingsmiddelen; 83 ü 418 δ EHN 10.865 3 * * i. en dat het genereren van informatie met een bitprecisie substantieel groter dan de bitbreedt der tweede ingang de dataprocessor aan de tweede uitgang voorzien is van parallelgeschakelde meer-s ignif ikant en minder-signif ikant-registers ter aansluiting op busverbindings-5 middelen en tussen de tweede uitgang en de vierde ingang een ver-schuivingsbesturingseleraent cm een voorlopig produkt over een meer-bitstap naar minder-signifikante bitspos itiezij de schuivend aan de arithmetische en logische eenheid terug te presenteren.

ZO kan de precisie gemakkelijk warden vergroot in stappen met een 10 grootte van meer dan 1 bit; het blijkt dat deze stappen voor de eerste ingang bijvoorbeeld gemakkelijk (n-1) bits kunnen zijn. Onder "vol-produktsbreedte” wordt hier verstaan een bitbreedte die ligt in een waardebereik met een bovengrens die gelijk is aan de som van de breedten van eerste en tweede ingangen, en met een benedengrens die niet veel 15 kleiner is, maar zeker tenminste gelijk aan de som van de breedte van de tweede ingang en de halve breedte van de eerste ingang. De tweede volproduktsbreedte kan daarbij gelijk zijn aan de eerste maar dat is niet strikt noodzakelijk; zoals het later te bespreken uitvoeringsvocr-beeld laat zien, kunnen voor bepaalde doeleinden additionele bitposities 20 worden toegevoegd.

Voor het resultaatregister zijn er verschillende mogelijkheden; de Ingang kan parallel met de ingang van het accumlatorregister zijn uitgevoerd zodat er twee registers zijn; een andere mogelijkheid is dat een uitgang van het accumulatcrregister mede mltiplexergewij ze is 25 aangesloten cp de busverbindingsmiddelen. De meer/minder-signifikant-registers warden uiteraard voor exclusieve selekties uit de resultaat-* bits gébruikt. Door de beschreven organisatie kan eerst een minder-sig-nifikant deel van een accunulatieresultaat warden bepaald en daarna, voer zover nodig en relevant telkens meer-signif ikante gedeelte (n). Voor 30 de eerste ingang kan de precisie dan werden opgevoerd in stappen van ten hoogste (n-1) bits. Een overeenkomstige, grotere breedte van de ver-grotingstrap in de s ignif ikant ie geldt voor de tweede ingang (substantieel bijvoorbeeld met stappen van hoogstens (2n-2) bits). Deze grenzen (2n-2), "(ri-1) gelden met name in een bij het uitvoeringsvoor-35 beeld te bespreken vorm van 2-ccmplementsnotatie.

Verdere aspekten van de uitvinding:

Het is gunstig als tussen de busverbindingsmiddelen en ge- 83 04 1 8 s PHN 10.865 4 « * j noemde eerste ingang mede een tekenbepaalelement (42) is opgenanen om het teken SIGN van een in 2-complementsnotatie op de informatiebus verkerende informatiegrootheid te bepalen cm middels toevoeren van de teken-infoonatie aan de eerste ingang een niet-lineaire bewerking te aktiveren 5 op een op de tweede ingang ontvangbare informatie. Onder niet-lineaire verbindingen worden zulke verstaan, die logisch bestuurd worden door het teken, zoals een gelijkrichtbewerking op een signaalgrootheid. Het blijkt dat voor vele soorten informatie zulke niet-lineaire bewerking een welkome aanvulling vormen op het scala van bewerkingen. Het teken kan 10 worden gevormd als SIGN (+½, -½) dat wil zeggen als een representatie van dit téken qp de op één na meest-signifikante bitpositiè, maar er zijn meerdere mogelijkheden.

Het is gunstig als voor het realiseren van een operatie (¾) een aantal informatiewoorden met voorafbepaalde relatieve posities in de 15 ontvangstvolgorde, welke operatie deel uitmaakt van een reeks operaties waarvan de verzamelingen te bewerken operatiewoorden telkens over een incrementswaarde in de ontvangstvolgorde verschoven zijn, het lees-schrij fgeheugen voorzien is van eerste middelen om een vóórinstellings-getal op te slaan, tweede middelen voor het incrementeren van genoemd 20 voorinstellingsgetal met de incrementswaarde, en een heelopteller om door optelling van het vigerende voorinstellingsgetal en ontvangen relatieve adreswaarden een aantal absolute adreswaarden te vormen. Filter-bewerkingen worden bijvoorbeeld uitgevoerd op een aantal opvolgende s ignaalwaar den die achtereenvolgens in het lees-schr ij f geheugen worden 25 opgeslagen. De voorinstelgrootheid geeft dan als het ware een waarde langs de tijdas. De resultaten van opvolgende operaties van de reeks zijn dan ook telkens gerelateerd aan een positie langs de tijdas. Daarbij wordt de voor instelwaarde voor elke volgende operatie van de reeks geïncrementeerd. voor elk element van de reeks kunnen dan dezelfde 30 relatieve adressen gebruikt warden, wat een eenvoudige organisatie geeft. Er wordt nog op gewezen dat een informatiewoord meerdere geheugenloka-ties kan beslaan, zodat dan ook meerdere adresberekeningen voor zo'n woord nodig zijn. Een andere oplossing kan zijn dat de voorinstelwaarde voor elke volgende operatie van de reeks door optellen wordt bepaald, 35 terwijl de absolute adressen gevormd worden door achtereenvolgende in-crementeringen van een teller die met de voorinstelwaarde wordt geladen.

Indien het besturingsgeheugen een voorgrondbladzijde bevat voor het besturen van aktuele operaties en een achtergrcndbladzijde voor 8304186 • * · PHN 10.865 5 het opslaan van bijgewerkte besturingsgegevens, is het gunstig als ge-noend besturingsgeheugen voorzien is van een snelkopieerfaciliteit om onder besturing van een "einde bijwerken"-signaal de informaties van een laatstbijgesrerkte achtergrcndbladzijde sekwantieel naar de vocrgrond-5 bladzijde over te voeren. Zo is voortdurend gewaarborgd dat de meest recente bestur ingsgegevens voor het besturen van de operaties beschikbaar zijn. Veelal kant de wijzigingsinfcrmatie cp onvoorspelbare ogenblikken beschikbaar. Door de geschetste organisatie wordt het bij-wsrken systematisch. Volgens de geciteerde stand der techniek gebeurt 10 het bijverken door het verwisselen van de rollen van voorgrcndbladzijde en achtergrcndbladzijde. Dan moet evenwel elke bijgewerkte Informatie nog eens bijgewarkt worden. Met name is het gunstig als volgens de hier gekozen oplossing dat voor het realiseren van een operatie, die deel uitmaakt van een reeks operaties, genoemde snelkopieerfaciliteit ge-15 effektueerd wordt in synchronisatie met een operatie van genoemde reeks, terwijl als dan de achtergrcndbladzijde als voorgrcndbladzijde wordt bestuurd. Elke operatie spreekt een zelfde reeks adressen van het besturingsgeheugen aan en in het algemeen zullen alleen de in een eerstvolgende operatie aan te spreken adressen worden bijgewarkt. Juist voor 20 deze wordt dan de voorgrcndbladzijde ook bijgewerkt, terwijl geen tijd verleren gaat. Daarna is de achtergrcndbladzijde weer voor nader bijwerken beschikbaar.

Verdere voordelige aspekten zijn beschreven in de verdere onderccnclusies.

25

Korte beschrijving van de figuren:

De uitvinding wordt hierna nader uitgelegd aan de hand van enkele figuren; eerst wordt een globale beschrijving van een voarkeurs-uitvoering gegeven, tesamen met een voarbeeldalgorithme ei de infor-30 matiestruktuur. Daarna warden de verschillende onderdelen uitgelegd.

Figuur 1 geeft een globaal blokschema van een digitale signaalprocessor;

Figuren 2a, 2b geven de informatiestruktuur en een bewerkings-diagram voor een operatie in multipele precisie; 35 Figuur 3 geeft een nadere organisatie van enkele registers;

Figuur 4 geeft de organisatie van twee selékters;

Figuren 5-8 geven de organisatie der informatie toe- en afvoer.

8304186 v i EHN 10.865 6

Globale beschrijving van een voorkeursuitvoering:

Figuur 1 geeft een globaal bldkdiagram van een digitale signaalprocessor volgens de uitvinding. Deze signaalprocessor is geheel uitgevoerd op één enkel substraatoppervlak; dit kan gebeuren volgens 5 op zichzelf bekende technologie. De uitvoering als geïntegreerd circuit • wordt qp systeemniveau met name weerspiegeld door de keuze van toe/af-voermechanismes van informatie met de buitenwereld. De processor is voorts speciaal gekonfigureerd on met groter snelheid zulke algorithmes te verwerken die bijzonder geschikt zijn voor digitale audiosignalen.

10 Een groot deel van de subsystemen is gegroepeerd rond de databus 74 die in dit geval 24-bits breed is. Data zijn met name bidirektioneel karmu-niceerbaar met de buitenwereld via invoer/uitvoerorgaan 38 dat een bytegeorganiseerde (de)multiplexer bezit en nader besproken zal worden. Voorts is er een serieel invoerorgaan 34 met twee aansluitingen SDI 1, 2 15 van 1 databit breed, en een serieel uitvoerorgaan 36 net twee aansluitingen SDO 1, 2 van 1 databit breed. Besturingsaansluitingen zijn kortheidshalve niet aangegeven. Op die manier kunnen meerdere van zulke dataprocessoren datagegevens met elkaar uitwisselen. Ook de elemental 34, 36 bezitten een (de) multiplexerstruktuur on de bitseriële aanslui-20 tingen aan te passen aan de 24-bits brede databus 74. De ontvangen data warden voorbijgaand opgeslagen in lees-schrijfgeheugen 32 met willekeurige toegankelijkheid. Hier kunnen ook tussengegevens van de later te bespreken verwerkingselementen plaatsvinden of eindresultaten die moeten wachten tot afvoer aan verdere onderdelen van een systeem moge-25 lijk is. Het geheugen 32 heeft een kapaciteit van 64 woorden a 24 bits. De adressen warden geleverd door adresselektie-eenheid 30, die voorzien is van een adresingang cm een 6-bits breed adres te ontvangen, en een incrementeeringang van 1-bit breed. De adressen en incrementeersig-nalen worden geleverd door het programmageheugen 66 dat nader besproken 30 zal warden. De ontvangen adressen warden opgeteld bij de waarde van de tellerstand van een in de adresselektor opgenanen adresteller voor een voorinstellingsadres. Hiertoe bevat adresselektor 30 dus mede een 6-bits brede heelopteller. De modebesturingssignalen voor de adresselektor, alsmede de zesbits relatieve adressen worden ook geleverd door het 35 programmageheugen 66. Door incrementeren en decrementeren kan de in het geheugen 32 opgeslagen informatie als het ware vertraagd warden, en zo op verschillende plaatsen in de formules van uit te voeren operaties warden opgenanen. Opvolgende operaties kunnen dan een tijdreeks van re- 8304186 * * v PHN 10.865 7 sultaatgrootheden opleveren. Zo behoeft geen informatie in geheugen 32 heen-en-weer geschoven te worden.

De data kan voor bewerking cpgeslagen warden in één van de registers 44, 46, beide met een kapaciteit van 24 bits. Het laadbestu-5 ringssignaal is separaat aangegeven. Het Y-register is aangesloten op een 24-bits brede ingang van het vermenigvulcügingsarrangement 48. Een voorbeeld is gepubliceerd in het Engelse octrooischrift 2,030,743, overeenkomstige Amerikaanse octrooiaanvrage Serial No- 228,887 (PHN 9223).

Het X-register 44 kan naar keuze de 12 meest-s ignif ikante of de 12 10 minst-signif ikante databits via een 12-bits brede intermediaire bus 78 toevoeren aan het vennenigvuldigingselement 48. Deze bus is met name gedimensioneerd naar de lengte van de coëfficiënten die geleverd moeten warden door coëfficientengeheugen 58. Dit bevat twee geheugenbanken voor respektievelijk een voorgrondbladzijde en een achtergrondhladz ij de.

15 Elke bank heeft een kapaciteit van 64 woorden è. 12 bits. Het coëffi-cientengeheugen kan op twee manieren worden geadresseerd, in de eerste plaats middels een 6-bits adres dat wordt afgeleid van een uit geheugen 66 uitgelezen microcodewoard. Anderzijds kunnen de adressen ook geleverd worden via de serie/parallelomzetter 62 die gevoed wordt door de 20 besturingsbus 76. Deze bus is met name op de buitenwereld aangesloten via aanpassingselement 72. Dit laatste is extern aangesloten op een 2 externe bus van het type I Obus die is beschreven in de Europese Octrooiaanvrage 81201168.2 (PHN 9873). Deze laatste wordt met name gebruikt als door veranderde omstandigheden, bijvoorbeeld het karakter.

25 van de te behandelen informatie verandert: dit karakter betreft bijvoor- 2 beeld de karakteristieken van de audio-infarmatie. De externe I O-aansluiting is niet separaat aangegeven. De externe bus levert 8-bits bytes aan, die voor het geheugen 60, met name de achtetgrondbladzijde daarvan ' (in de figuur de bovenhelft) werken. De eerste byte vormt een begin-30 adres: van de 8 bits worden er twee veronachtzaamd. De tweede byte vormt het eerste deel van het eerste datawoord (8 bits). De derde byte vormt het tweede deel van het eerste datawoord (4 bits) plus het eerste deel van het tweede datawoord (4 bits). De derde byte vormt het tweede deel van het tweede datawoord (8 bits) en zo zet de reeks zich voort 35 tot de bron van de data een beëindigingssignaal meestuurt. De adressen in iet geheugen 60 worden daarbij voor elk nieuw datawoord geïncrementeerd tot een nieuw adres van buiten ingegeven wordt. Dit inschrijven vindt plaats in de achtergrondbladzijde van geheugen 60. Daarbij staat de 8304186 PHN 10.865 8 t 1 0 % dubbele schakelaar 61 in de onderste stand, zodat de voorgrondbladzijde informatie levert (onder adressering door het programmageheugen) voor register 58. Voorgrondbladzijde en achtergrondbladzijde worden dan afzonderlijk geadresseerd; de noodzakelijke lees- (voorgrond) en schrijf-5 (achtergrond) signalen zijn niet separaat aangegeven. Het beëindigings-signaal van een serie bijwerkoperaties initieert het kopiëren van de bijgewerkte informaties op de voorgrondbladzijde (voor zover nodig).

Dan wordt de dubbele schakelaar 61 in de bovenste stand gezet; voor-grcnd- en achtergrondbladzijde warden nu tesamen geadresseerd, met 10 leesakties in de achtergrondbladzijde en schrij foperaties in de voor-grcndbladzijde. In feite zijn de rollen tussen voorgrond- en achtergrondbladzijde tijdelijk verwisseld. Als de operatie klaar is, wordt schakelaar 61 weer omgezet en kan een volgende bijwerkoperatie warden gestart. Voor elk gelezen adres wordt één twaalfbitscoëfficient opge-15 slagen in register 58. Het vermenigvuldigingselement 48 vermenigvuldigt een grootheid van 12-bits breed met een grootheid van 24-bits breed en geeft een produkt af van 36-bits breed. De uitgang van het vermenigvuldigingselement 48 is aangesloten op één ingang van de arithmetische en logische eenheid (ALü) 50. Deze heeft een werkbreedte van 40 bits, 20 daardoor zijn er 5 bits (40-36+1) beschikbaar om een. grotere operand-waarde op te slaan zonder dat een overstrocmkonditie zou optreden en informatie verloren zou gaan; door herhaald accumuleren kan de grootte van het accumulatieresultaat turners onder omstandigheden sterk oplopen. Dan moet, voor het resultaat naar de bus 74 kan worden getransporteerd, 25 een herkonf igur at ie op 24 bits, of een verdeling in parten van ten hoogste elk 24 bits worden geef fektueerd.

De uitgang van ALü 50 is via een 40-bits accumulatorregister 54 weer op een ingang teruggekoppeld. De hoofdtaak van de ALÜ 50 is het accumuleren van de uitgangsgegevens van vermenigvuldigingselement 30 48, waarbij ingangsmultiplexers geëigend zijn cm de juiste schaalwaarden te introduceren. Ook het afronden tot 24 bits wordt in de ALCJ geëffektueerd (dit kost weliswaar enige verwerkingstijd). Het 24-bits resultaat past dan weer in register 52. De laad- en houdbesturingssignalen hiervoor zijn separaat getoond.

35 Het element 56 verzorgt, onder aktivering door 'n 3-bits be- sturingssignaal, het behandelen van overstrocmtoestanden en afsnij-(clip) bewerkingen. Deze worden nader uitgelegd aan de hand van figuur 3.

Naast de 24-bits databas 74 en de 12-bits coëfficientenbus 78 8304186 : » * EHN 10.865 9 is er een tweebits besturingsbus 76 waarop een busprotocol wordt onderhouden cm de als 8-bits bytes georganiseerde informatie tussen de onderscheidene aangesloten elementen te transporteren (soms ook symbolen van 12 bits). De ene lijn voert de data; de tweede een symboolsgewi jze ge-5 arganiseerd toestemningssignaal. De bitsynchrcnisatie wordt verzorgd door de eigen klbkfrekwentie van een tot de dataprocessar behorende, maar niet separaat aangegeven klok met een klokfrekwentie van 6MHz. Dit is zeer hoog in verhouding tot de volgens het 1¾ protocol maximaal gedefinieerde bitfrekwentie van ongeveer 100 kHZ. De op bus 76 aange-10 sloten serie/parallelcmzetter voor data en adressen ten behoeve van het coëfficientengeheugen 60 is reeds besproken. Voorts is op de bus 76 aangesloten een monitor 40 voor het gadeslaan van het transport over de databus 74: onder besturing van het signaal CTM kan telkens een datar woordtransport worden gedetekteerd, bijvoorbeeld middels een bitsgewijze 15 OF-bewerking over de breedte van het datapad. Dit detekteren kan als een aktiviteitssignaal worden toegevoerd aan een gastheerccmputer die mid- 2 dels de eerder genoemde I C-bus met aanpassingselement 72 is verbonden.

(Voor het overige dient deze aansluiting voornamelijk . om aan de dar taprocessor van figuur 1 informatie toe te voeren.) 20 Tenslotte is een tweede serie/parallelcmzetter 70 aangesloten cm serieel over de aanpassingseenheid 72 ontvangen en over de bus 76 getransporteerde informatie cm te zetten in parallel 8-bits adreswoorden voer het laden van de prograirmateller 68. Deze ontvangt een laadbestu-ringssignaal LD en telt verder onder besturing van de eerder genoemde 25 lokale kloksignalen met een frekwentie van 6MHz. Het signaal CL werkt als toesteimingssignaal: onder omstandigheden is het noodzakelijk dat de operatie van prograirmateller 68 enige tijd stokt. Het progranmage-heugen 66 heeft in dit uitvoeringsvoarbeeld een kapaciteit van 192 woorden a 35 bits (deze wocrdlengte wordt uiteraard naar behoefte gekozen).

30 De progranmawoorden besturen middels eenvoudshalve niet separaat aangegeven dekoderingselementen de besturingslogika van het datapad (niet nader aangegeven), en verdere elementen van de schakeling, zoals adres-selektar 30, lees-schrij fgeheugen 60, verschillende registers en seléktars, verwerkingselementen (48, 50): de microcode-uitgang "^uC" is 35 symbolisch aangegeven. De code bevat geen vertakking zodat het incremen-teren steeds voortgang kan vinden tot aan het laden van een nieuw adres.

De synchronisatiesignalen warden geleverd door element 64 onder besturing van externe kloksignalen van 22kHz, 44kHz of 88kHz en een frékwen- 8304185 PUN 10.865 10 a 4 ♦ tieselektiesignaal van twee bits vanuit geheugen 66. De externe fire-kwenties worden gegeven door de toepassing voor audios ignalen. Als deze audiosignalen een terugkeerfrekwentie bezitten van bijvoorbeeld 44kHz, wordt elke periode van deze terugkeer een gelijke signaalbewerkingsreeks 5 doorlopen. Daarna wordt gewacht op het volgende audiosignaal. Op langere termijn (sekandes of minuten) kan het prograirma gewijzigd worden middels een bijgewerkte coëff ieientenverzameling in geheugen 60. Ter synchronisatie ontvangt element 64 nog het signaal van de lokale klokfrekwen-tie (6MHz).

10

Korte beschrijving van de bewerkingen:

Enkele bewerkingen in zo een dataprocessor kunnen bijvoorbeeld bestaan in: egaliseren (bijwerken van responsiekurves) van de audio-ampli- 15 tudo? compressie (het veranderen van de verhouding tussen hoogste en laagste audio-amplitudok; nagalmen (middels vertraging in de tijd superponeren van "oude" audio-airplitudo's op "nieuwe"); 20 voorts kunnen filterfunkties van eerste en tweede orde warden geïmplementeerd. Dit brengt mee het optellen van een reeks van produkten van telkens een datawaarde en bijbehorende coëf f icientwaarde. Daarbij kan het eerder genoemde vertragen over één audiosignaalwaarde warden toegepast. Andere, ook veel voorkomende bewerkingen zijn: 25 gelijkrichten, dat is het vermenigvuldigen van een datawaarde met zijn teken zodat steeds een positief resultaat wordt verkregen? aangepaste versterking, waarbij de "coëfficiënt" bepaald wordt als het uitgangsresultaat van een bestur ingsfilter ; signaal conditioneren door afsnijden cp een maximum (+1), 30 respektievelijk (-1) waarde? afronden (truncatie) van een resultaat van de ALU 40 doordat de 12 minst-signifikante bits (van de 40) worden weggelaten, respektie-velijk onder optellen van de tekenbit ter plaatse van de minst-signifikante bit van het resterende deel? op zichzelf zijn dit in de techniek 35 der 2-carplementsnotatie kcnventionele operaties: het bepalen van het maximum van twee signaalwaardes, hetgeen wordt gerealiseerd als h x|A-B|+ ½ x (A+B).

8304186 • # EHN 10.865 11

De organisatie van de bewerkingen:

Figuur 2a geeft symbolisch de infcrmtiestruktaiur voor data (d) en coëfficiënten (c). De dikke lijnen indiceren een bitreeks, de meest-signifikante bit staat links in de figuur. De dunne lijnen geven 5 het aantal bits aan. De grootheden werden gedefinieerd volgens 2-cart-plementsnotatie. Het meest-signifikante deel d van de data bestaat uit 24 bits, inclusief de conventionele tekenbit. Het minst-signifikante deel van de data d bestaat uit 24 bits, waarbij de meest-signifikante loos zijn en de waardes "00" bezitten. Op overeenkomstige manier is de 10 precisie uitbreidbaar in stappen van 22(=2n-2)bits. Het meest-signifi-kante deel van de coëfficiënten c bestaat uit 12 bits, inclusief de conventionele tekenbit. Het minst-signifikante deel c van de coëfficiënten bestaat uit 12 bits, waarbij de (ene) meest-signifikante bit loos is en de waarde "0" bezit. Op overeenkomstige manier is de precisie 15 uitbreidbaar in stappen van 11 (=n-1) bits. De multiprecisiegrootheden moeten dan op meerdere adresplaatsen van de respektievel ijke geheugens werden opgeslagen. Zo nodig worden minder-signifikante delen van een datagrootheid aangevuld met betekenisloze bits.

Figuur 2b geeft de volgorde der stappen voor het uitvoeren 20 van een vermenigvuldiging voor zowel data als coëfficiënt in dubbele precisie (dus respektievelijk 24+22=46 bits maximaal en 12+11=23 bits maximaal). De eerste regel geeft de vermenigvuldiging der twee minst-signifikante delen c en d. Dit wordt vervolgens over een stap van 11 bits naar rechts geschoven en cpgeteld bij het nieuw gevormde produkt c x d.

25 Het schuiven in de figuur is aangegeven doordat het nieuw gevormde produkt over een afstand van 11 bits meer naar links is gepositioneerd. Dit vrardt daarna nog eens uitgevoerd voor de prodhkten c x d en c x d.

Het resultaat is als onder in de figuur aangegeven meer als dubbele dataprecisie beschikbaar. Zo warden dus de minst-signifikante operaties 30 het eerst uitgevoerd. Er wordt nog op gewezen dat dit binnen de·-operaties voer één datawoord met betrekking tot geheugen 32 konsekwenties heeft omdat element 38 de datawaarden ontvangt met de meest-signifikante delen vóórop. De noodzakelijke voorzieningen voor het schuiven worden besproken bij figuur 3.

35 De opslag van de resultaten geschiedt als volgt: na de derde vermenigvuldiging (inclusief accumulatie) warden de 11 minst-signifikante bits toegevoerd aan register 114 in figuur 3. Na de vierde vermenigvuldiging (inclusief accumulatie) worden de 11 minst-signifikante bits 8304186 » >/ 4 H3N 10.865 12 m overgevoerd van register 114 naar register 116, de elf naasthogersigni-fikante bits naar register 114, en het meest-signifikante deel aan register 112.

5 Beschrijving van de registerorganisatie:

Figuur 3 geeft een nadere organisatie van de registers, voortbouwend op figuur 1. Overeenkomstige onderdelen dragen dezelfde marmering. Voorts is de nummering van de bitposities aangegeven. De data-bus 74 is via seléktor 100 op het X-register 44 aangesloten. Hét signaal 10 MS/LS laat alternatief de twaalf neest/minst-signifikante bits door naar register 44. Van de minst-signifikante helft krijgt bit 11 de waarde ”0" volgens de coëfficientconventie van figuur 2a. Coëfficienten-fcus 78 is nu vervangen door selektcr 102. Element 42 laat de meest-signifikante bit (no. 23) van de databus door onder besturing van het 15 signaal CLS. Dit wordt aangevuld door een "1" op bitpositie 10 en verder door tien "nul"-bits. Zo is de representatie van het teken van een operand door een grootheid -t^, respektievelijk -½ geëffektueerd (door de specifieke eigenschappen der 2-complementsnotatie kan dit niet exakt als (+1, -1)). Middels vermenigvuldiging net zijn teken is daarop in 20 het vermenigvuldigingselement een gelijkrichtoperatie op een audiowaarde uitvoerbaar.

De informatie van element 58 wordt zowel rechtop, als via element 59 geïnverteerd toegevoerd aan respektievelijke ingangen van selektor 102.

25 Het signaal SEEX (2 bits) laat ten hoogste één der vier aange boden grootheden doorgaan naar multiplier 48: ofwel een coëfficiënt, ofwel een halve operand, ofwel een tekenbit. De multiplier 48 levert een produkt af in 2-conplementsnotatie, aan de seléktor 106. De 40 bits opteller 108 is verbonden met het accumulatorregister 54 en dit cp zijn 30 beurt met de seléktor 104. Cm een 24 bits operand aan het datageheugen (32 in figuur 1) te kunnen presenteren, worden de 24 meest-signifikante bits opgeslagen in het register 112. De bits 39 ... 45 zijn overstroom-bits. De elf minst-signifikante bits van het resultaat van ALCJ 50 kunnen worden opgeslagen in register 114, dat bovendien is uitgerust 35 met een volgregister 116 voor eveneens 11 bits. Tesamen kunnen registers 114, 116 met suppletie van twee meest-signifikante "nul"-bits een 24-bits operand presenteren aan de seléktor 118. Voorts ontvangt deze selektor nog een operand (01111, dat is decimaal +0,99...) en een 8304186 1 * e EHN 10.865 13 operand (1000, dat is decimaal -1). Onder besturing door een tweebits-signaal ENKES wordt slechts één van de vier grootheden toegevoerd aan de databas 74. De registers 114, 116 staan als besproken een operatie in nultiprecisie toe. De bits 23, 22 voor het meest rechtse deel van 5 selektor 118 zijn de betekenisloze "nul"-bits die reeds besproken zijn.

Het onderste deel (elementen 110, 118) van deze figuur is een detaillering van elementen 52, 56 in figuur 1.

Figuur 4 toont in detail de organisatie der selektors 104, 106. Selektor 106 wordt gevoed door multiplier 48. De 36-bits operand kan in 10 de eerste plaats normaal werden toegevoerd aan het deel 120, waarbij de meest-signifikante bit vijfmaal op hoger signifikante bits wordt gekopieerd: dit is de gebruikelijke "sign extension". Een en ander betekent dat de operand met "1" wordt vermenigvuldigd. De operand wordt voorts aan het deel 122 toegevoerd onder suppletie met een minst-signi-15 fikante "0" en kopiëring van de meest-signifikante bit (34) op vier hoger-signifikante (39 ... 36). Dit betekent dat de operand met "2" wordt vermenigvuldigd. De operand wordt voorts aan het deel 124 toegevoerd onder suppletie met vijf minst-signifikante nullen. Dit betekent dat de operand met "32" wordt vermenigvuldigd. Ingang 128 is aangeslo-20 ten op het accumilatarregister 54 in figuur 3. De meest-signifikante bit daarvan wordt toegevoerd aan het deel 126 van selektor 106 onder suppletie door tien minder-signifikante "0" bits ei 20 meer-signifikante "0" bits. Dit realiseert één der uitvoeringsvormen van een afronden met inachtname van zowel teken als waarde (sign-magnitude-truncatie). Door 25 een tweebits selektiesignaal FR wordt één der vier ontvangen operanden doorgelaten naar de 40-bits opteller 108.

Selektor 104 wordt gevoed door het accurculatcrregister 54.

De 40 bits operand kan in de eerste plaats normaal werden toegevoerd aan het deel 132. De meest-signifikante 29 bits van de operand kunnen in 30 de tweede plaats warden toegevoerd aan het deel 134, terwijl de meest-signifikante bit (39) elfmaal wordt gekopieerd op de hoger-signifikante ingangsbits van dit seléktordeel. Dit betekent dat de betreffende operand -11 met 1/2048 (2 ) wordt vermenigvuldigd. Tenslotte ontvangt deel 130 een operand die geheel uit "0"-bits bestaat. Door een tweebits selek-35 ties ignaal EL wordt slechts één van de drie ontvangen grootheden doorgelaten naar de opteleenheid 108.

8304186 EHN 10.865 14 i # t *

Beschrijving van de invoer/uitvoerstruktuur:

Seriële en parallelwerkende aansluiteenheden zijn voorzien voor het uitwisselen van data met onder meer andere digitale signaalprocessors, met D/A en iV’D_anzetters, extern geheugen en met een gast-5 heermicroprocessor.

De seriële aansluitingen zijn reeds kort genoemd. De bitsnel-heid van elke aansluiting wordt bestuurd door een ter zake dienende, buiten de dataprocessor gesitueerde klok, die onafhankelijk werkt van de eigen klok van de dataprocessor (welke laatste eenvoudshalve niet 10 afzonderlijk is aangegeven). De aansluitelementen bevatten synchroni-satiemiddelen die door de ter zake dienende klok vrorden aangestuurd.

Figuur 5a geeft de relevante deelstations: links het zendend station, rechts het ontvangend station, en boven het stuurstation.

Figuur 5b geeft daarbij het synchronisatieprotocol. De data 15 wordt met de meest-signifikante bit voorop verzenden. Het synchronisatie-signaal SCK synchroniseert de bits in deze volgorde. Het synchronisatie-signaal WS geeft telkens een overgang aan het begin van de minst-signi-fikante bit van een meerbitswoord. Door deze kanfiguratie behoeft de precisie van een te ontvangen audio-informatie niet van te voren bij 20 de ontvanger bekend te zijn, omdat dit door het signaal WS wordt medegedeeld.

Figuren 6a, 6b geven een voorziening voor een van de seriële ingangsaansluitingen cm een kanversie tussen externe en interne datasignalen te verzorgen. Het formaat van de externe datasignalen in 25 serie-representatie kan een lengte hebben van maximaal 24 bits. Figuur 6a behelst de invoer. De onderdelen 74, 148 zijn al genoemd. De ingangssynchrcnisatie wordt geleverd door EN-poort 180. Het schuifre-gister 184 dient voor het aligner en en slaat onder besturing van de klokpulsen van poort 180 een "1" op, gevolgd door uitsluitend nullen.

30 De uitgangssignalen van dit schuifregister op de parallel-uitgang bevatten dus steeds 1 enkele "1" en verder 23 "0"-bits, terwijl de "1" bij elke klokpuls een plaats opschuift. Het uitgangssignaal van schuifregister 184 dient als schrijfbesturingssignaal (adres) voor een 24 x 1 bits geheugen 186 dat de data SDI ontvangt. Cp overeenkomstige manier 35 geeft figuur 6b de uitvoer. Trékkerregister 204 ontvangt de bits parallelsgewij ze. Vervolgens worden ze getransporteerd naar schuifregister 210 onder besturing van een laadsignaal STRO. Het uitschuiven van de serie bits wordt bestuurd door het uitgangssignaal van EN-poort 212 8304186 # t » EHN 10.865 15 s die de signalen SCK en SCEN ontvangt.

Figuur 7 geeft de organisatie van de parallelsgewijze in-fantatièkcranunikatie net de buitenwereld die al kart bespreken is naar aanleiding van element 38 In figuur 1. Overeenkomstige elementen dragen 5 dezelfde nummers. Voor de infeonatietoevoer is de externe bus 300 met een breedte van 8 bits aangesloten op de selektar 301 en cp register 302. Selektar 301 laat onder besturing van het signaal SDIN4 de bitposities 0 .. 3 of de bitposities 4 .. 7 door naar register 302. Register 302 heeft een breedte van 24 bits, zoals de bus 74. Het ontvangt een laad-10 besturingssignaal PCK en een zesbits seléktiesignaal SELDAT. Door dit zesbitssignaal is een willekeurige selektie van de zes vierbitssékties van register 302 selékteerbaar (vele kembinaties worden in de praktijk niet gebruikt). Zo is in drie stappen het register 302 vulbaar met de databytes van de bus 300. Door middel van selektar 301 kan ook een 15 halve byte op de bitposities 0 .. 3 op een willekeurige registersektie warden geschreven. Als register 302 een voldoende hoeveelheid informatie bevat, wordt deze overgenonen in 24-bits register 304. Zo zijn de synchronisaties "buiten" en "binnen" de dataprocessor onderling ontkoppeld. Register 304 ontvangt nog een laadbesturingssignaal DENP, een 20 kick CL van de eerder genoemde interne 6MHz frekwentie, en een toestem-mingssignaal ENDAT cm de drietoestandsbuffer van dit register te besturen.

Voor de afvoer van data-infarmatie is er in de eerste plaats een tweetal registers met een breedte van 24 bits 306 , 308. Register 306 25 ontvangt een laadbesturingssignaal DCPP en een 6Mïz klok CL. Register 308 ontvangt een overnamebesturingssignaal CPDAT. De uitgang van register 308 is aangesloten op selektar 310 om êên der drie bytes toe te voeren aan de databus 300. Een tweede selektar 312 vormt de tegenhanger van selektar 301 cm elke halve byte van register 308 naar keuze toe te kunnen 30 voeren aan de bitposities 0 .. 3 van de bus 300. Voer het verwerken van adressen zijn nog verdere voorzieningen getroffen. Deze adressen hebben een lengte van 16 bits en verschijnen cp een voorafbepaalde selektie van 16 buslijnen in bus 74. De registers 314 en 316 kanen overeen met de registers 306, 308, met eigen laadbesturingssignalen en een 35 16-bits kapaciteit. De selektar 318 voert êên der twee adresbytes over onder besturing van een signaal SELADO (1 bit). De adresopteller 320 kan twee achtbits adressen/adresdelen optellen, te beginnen met het minst-signifikante adresdeel. Zijn comparant is dan opgeslagen in de 8304186 * * EHN 10.865 16 4 twee 8-bits registers 322, 324, zodat een adresaccumulator is gevormd; als bijzonderheid zijn de accumulatorregisters dus in serie geschakeld. Een eventueel overdrachts (carry) signaal van het minst-signifikante adresdeel wordt tijdelijk opgeslagen in de bittrap 326 die via seléktor 328 5 teruggekqppeld is naar de overdrachts ingang van opbeller 320. Aangegeven zijn verder nog laadbesturingssignaal CKAD, wisbesturingssignalen CLEAR, een selektiesignaal SEI/3AR, dat in feite werkt cm het overdrachtssig-naal te doen negeren, omdat de tweede ingang van selektor 328 een ^signaal ontvangt. Een laatste seléktor 330 bestuurd door een tweebits 10 signaal EXQUT selekteert de aan bus 300 toe te voeren byte. Deze organisatie van adresvorming is speciaal gekozen on een dynamisch lees-schrijfgeheugen RAM te kunnen aansluiten. In dit verband geeft figuur 8 de tijdsvolgorde van daartoe vereiste tijdsbesturingssignalen. De bovenste regel geeft het rij-adresselektiesignaal RAS. Aan het einde 15 van de puls moet het rij-adres voor het geheugen bekend zijn. De tweede regel geeft het kolomadresselektiesignaal CAS. Aan het einde van de puls moet het kolonadres voor het geheugen bekend zijn. De derde regel geeft het schrijfbesturingssignaal WE. Aan het begin van deze puls komt de informatie uit het geheugen voor een gebruiker beschikbaar. Aan het 20 einde van deze puls vindt het inschrijven in het geheugen van door een gegevensbron beschikbaar gestelde informatie plaats. De geheugens kunnen van conventioneel type zijn. Als gastheerprocessor kan bijvoorbeeld dienen een 8048 microcarputer die door VALVO wordt geproduceerd.

25 30 35 8304186

Claims (14)

1. Geïntegreerde dataprocessar voor het verwerken van woordsgewij- ze ontvangbare informatie, bevattende: a. een vermenigvuldigingselement (48) met een eerste ingang met een breedte van n bits, een tweede ingang met een breedte van tenminste 5 nagenoeg 2n bits cm twee operandi ter vermenigvuldiging te ontvangen, en een eerste uitgang cm een produkt te presenteren; b. een arithmetische en logische eenheid (50) met een derde ingang en vierde ingang cm twee verdere operandi te ontvangen en een tweede uitgang cm een resultaatoperand te presenteren; 10 c. een lees-schrijfgeheugen (32) voor het opslaan van datagegevens; d. een besturingsgeheugen (60, 66) voor het opslaan van besturingsgegevens, en e. infcrmatieverbindingsmiddelen voor het verbinden van genoemde onderdelen met elkaar en met de buitenwereld; 15 met het kenmerk dat, f. genoemde informatieverbindingsmiddelen interne bus verbindingsmiddelen (74) bevatten met een bitbreedte tenminste gelijk aan die van de tweede ingang; g. dat genoemde eerste uitgang over een eerste volproduktsbreedte is ge- 20 kcppeld met genoemde derde ingang, evenals genoemde tweede uitgang over een tweede volproduktsbreedte middels een accunulatorregister (54) is gekoppeld met genoemde vierde ingang; h. dat genoemde tweede uitgang middels een multiplexgewij ze georganiseerd resultaatregister (52) is aangesloten op genoemde busverbindlngsmid- 25 delen; i. en dat voor het genereren van informatie met een bitprecisie substantieel groter dan de bitbreedte der tweede ingang de dataprocessar aan (te tweede uitgang voorzien is van parallelgeschakelde meer-signifikant en minder-s ignif ikant registers ter aansluiting cp de busverbindings- 30 middelen en tussen de tweede uitgang en de vierde ingang een verschui-vingsbesturingselement cm een voorlopig produkt over een meerbitsstap naar minder signifikante bitspositiezijde schuivend aan de arithmetische en logische eenheid terug te presenteren.

2. Geïntegreerde dataprocessar volgens conclusie 1, met het ken- 35 merk, dat tussen de busverbindingsmiddelen en genoemde eerste ingang mede een tekenbepaalelement (42) is cpgencmen cm het teken SIGN van een in 2-ccnplementsnotatie cp de informatiebus verkerende informatiegrootheid te bepalen cm middels toevoeren van de tekeninformatie aan de eerste in- 8304186 t 9 EHN 10.865 18 4 •4 gang een niet-lineaire bewerking te aktiveren op een op de tweede ingang ontvangbare informatie.

3. Geïntegreerde dataprocessor volgens conclusie 1, met het kenmerk dat voor het realiseren van een operatie qp een aantal informatie- 5 woorden met vooraf bepaalde relatieve posities in de ontvangstvolgorde, welke operatie deel uitmaakt van een reeks operaties waarvan de verzamelingen te bewerken qperatiewoorden telkens over een incrementswaarde in de ontvangstvolgorde verschoven zijn, het leeschrijfgeheugen voorzien is van eerste middelen cm een vóórinstellingsgetal op te slaan, tweede mid-10 delen voor het incrementeren van genoemd vóórinstellingsgetal met de in-crementswaarde, en een ' heelopteller cm door optelling van het vigerende vóórinstellingsgetal en ontvangen relatieve adreswaarden een aantal absolute adreswaarden te vormen.

4. Geïntegreerde dataprocessor volgens conclusie 1, waarbij het 15 besturingsgeheugen bevat een voorgrondbladz ij de voor het besturen van ak-tuele operaties, en een achtergrondbladzijde voor het opslaan van bijgewerkte besturingsgegevens, met het kenmerk, dat genoemd besturingsgeheugen voorzien is van een snelkopieerfaciliteit cm onder besturing van een "einde bijwerken" signaal de informaties van een laatstbijgewerkte 20 achtergrondbladzijde sekwentieel naar de voorgrondbladzijde over te voeren.

5. Geïntegreerde dataprocesoor volgens conclusie 4, met het kenmerk, dat voor het realiseren van een operatie, die deel uitmaakt van een reeks operaties, genoemde snelkopieerfaciliteit geeffektueerd wordt in 25 synchronisatie met een operatie van genoemde reeks, terwijl als dan de achtergrondbladzijde als voorgrondbladzijde wordt bestuurd.

6. Geïntegreerde dataprocessor volgens conclusie 1, met het kenmerk, dat de informatieverbindingsmiddelen met de buitenwereld gerealiseerd zijn als een parallelaansluiting voor het byte-gewijs katmuniceren 30 van datawoorden, en als bovendien tenminste één seriële aansluiting met een breedte van 1 bit voor het kcmmuniceren van data en/of stuur informatie onder synchronisatie daarvan middels klaksignalen (WS, SCK) op tenminste één verdere seriële aansluiting met een breedte van tenminste 1 bit.

7. Geïntegreerde dataprocessor volgens een der conclusies 1 tot en met 6, met het kenmerk, dat genoemde eerste en tweede ingang elk zijn aangesloten qp eigen bus verbindingsmiddelen. 8304186 * e J* Μ , EEN 10.865 19 *

8. Geïntegreerde dataprocessor volgens conclusie 1, met het kenmerk, dat de arithmetische en logische eenheid voorzien is van een af-rondinrichting cm door de waarde van het betreffende datawoard zelf een afrondcperatie cp tenminste één minst-signifikante bitpositie daarvan 5. uit te voeren.

9. Geïntegreerde dataprocessor volgens één der conclusies 1 tot en met 8, met het kenmerk, dat het vermenigvuldigingselement en de arithmetische en logische eenheid geschikt zijn cm een dubbelprecisie ope ratie uit te voeren met betrekking tot in 2-ccnplementsnotatie ontvangen 10 datawaarden op genoemde tweede ingang.

10. Geïntegreerde dataprocessor volgens één der conclusies 1 tot en met 9, met het kenmerk, dat het vermenigvuldigingselement en de arithmetische en logische eenheid geschikt zijn cm een dubbelprecis ie operatie uit te voeren met betrekking tot in 2-ccnplementsnotatie ontvangen coëf- 15 ficientswaarden op genoemde eerste ingang.

11. Geïntegreerde dataprocessor volgens conclusie 1.,'met het kenmerk, dat de arithmetische en logische eenheid ten aanzien van de coëfficiënten een schuifmogelijkheid over 1 bit bezit.

12. Geïntegreerde dataprocessor volgens conclusie T1, met het ken-20 merk, dat deze schuifmogelijkheid selektief activeerbaar is over meerdere bitverschuivingen.

13. Geïntegreerde dataprocessor volgens conclusie 1, met het kenmerk dat de werkbreedte van de tweede uitgang groter is dan de werkbreedte van de eerste uitgang.

14. Geïntegreerde dataprocessor volgens één der conclusies 1 tot si met 13, met het kenmerk, dat een parallelle aansluiting voorzien is op de busverbindingsmiddelen cm tesamen twee half adressen, namelijk een rij adres en een kolcmadres, naar buiten te presenteren in synchronisatie met respéktievelijk een rijadresseléktiesignaal, een kolcmselektiesignaal 30 en gevolgd door een lees/schrijfbestemmingssignaal ter aanpassing aan een dynamisch leesschrijfgeheugen met willekeurige toegankelijkheid. 35 8304186