FR2531791A1 - Circuit d'adressage pour equipement de test automatique - Google Patents
Circuit d'adressage pour equipement de test automatique Download PDFInfo
- Publication number
- FR2531791A1 FR2531791A1 FR8313140A FR8313140A FR2531791A1 FR 2531791 A1 FR2531791 A1 FR 2531791A1 FR 8313140 A FR8313140 A FR 8313140A FR 8313140 A FR8313140 A FR 8313140A FR 2531791 A1 FR2531791 A1 FR 2531791A1
- Authority
- FR
- France
- Prior art keywords
- address
- register
- data
- bus
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
- G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
DANS UN SYSTEME DE TEST AUTOMATIQUE, UN CIRCUIT D'ADRESSAGE A COMMANDE DYNAMIQUE EST RELIE A UN BUS D'ADRESSES ET A UN BUS DE DONNEES. CE CIRCUIT COMPREND UN PREMIER REGISTRE 10 POUR STOCKER UNE ADRESSE FIXE ET UN REGISTRE D'ADRESSES PROGRAMMABLE 12 POUR STOCKER UNE INFORMATION D'ADRESSE PROVENANT DU BUS DE DONNEES LORSQUE L'ADRESSE FIXE DU PREMIER REGISTRE 10 CORRESPOND A L'INFORMATION D'ADRESSE DU BUS D'ADRESSES. UN REGISTRE DE DONNEES PROGRAMMABLE 18 STOCKE LES DONNEES DU BUS DE DONNEES LORSQUE L'INFORMATION D'ADRESSE DU REGISTRE D'ADRESSES PROGRAMMABLE 12 CORRESPOND A L'INFORMATION D'ADRESSE DU BUS D'ADRESSES. LE BUS D'ADRESSES ET LE PREMIER REGISTRE 10 SONT CONNECTES A UNE PORTE EXCLUSIVEMENT OU 14 QUI COMMANDE LE FONCTIONNEMENT DU REGISTRE D'ADRESSES PROGRAMMABLE 12. UNE DEUXIEME PORTE EXCLUSIVEMENT OU 16 EST CONNECTEE AU BUS D'ADRESSE ET AU REGISTRE D'ADRESSES PROGRAMMABLE 12 POUR COMMANDER LE FONCTIONNEMENT DU REGISTRE DE DONNEES PROGRAMMABLE 18.
Description
CIRCUIT D 'ADRESSAGE
POUR EQUIPEMENT DE TEST AUTOMATIQUE
L;invention se rapporte aux équipements de test automatiques pour circuits intégrés ou autres composants et plus particulièrement à une technique permettant à un ordinateur d'affecter des adresses aux circuits qu'il commande Cette invention est particulièrement importante pour les équipements de test automatiques dans lesquels il faut trouver, commander et souvent alimenter en données de
nombreuses unités.
ls Dans un équipement de test automatique pour circuits integrés ou autres composants, il est souvent nécessaire, pour un ordinateur central qui commande tout le système de test, de communiquer avec de nombreux périphériques Parmi ces périphériques, on trouve des électroniques de commutation, des générateurs de cadencement, des
convertisseurs num 4 riques-anclogiques et d'autres unités.
Dans les systèmes connus, l'ordinateur central communique avec chaque périphérique, par exemple, en recherchant dans une table l'adresse du périphérique désirée, puis en spécifiant cette adresse, avec les données ou instructions
à transmettre au périphérique particulier.
-2- 1 Ce processus est ensuite répété pour chaque unité suivante quel eue soit le dombre d'unités auxquelles il faut fournir ces mêmes données ou instructions Ces systèmes présentent l'inconvénient de transmettre de nombreuses fois les mêmes informations pour un groupe d'unités. Selon l'invention, un circuit d'adressage permet à l'ordinateur central d'un système de test d'affecter des adresses aux différentes un'ités u'il commande En affectant la même adresse à toutes les unités qui doivent recevoir des données ou des instructions communes, on supprime la nécessité d'avoir à s"adresser successivement à chacune des unites pour leur fournir ces donnéeso On obtient ainsi un fonctionnement plus rapide du système de test et, par conséquentt une densité plus élevée d'échanges avec le com Lposent testée 1 Dans un moiode de realisation pr Eéféré un circuit d 'adressage, à commaande dylnamique, relié i un bus d'adressea et à un bus de données comprend un premier registre pour stocker une adresse détermi néa 8 un registre d'adresses prograîmxable adapté à stocker une information d'adresse prc'venant du bus de données lorsque l'adresse déterminée du premier registre correspond à l'informaation d'adresse du bus d'adre-ses, et un registre de données programmnable adapeté à stocker une information de données provenant du bus de donnees lorsque ' in oemation d'adresse du registre d'adresses programtmable correspond a l'information d'adresse du bus d'ad:esseso Les caractéristiques et avantau S de 19 in ention
ressortiront d'ailleurs mieux de la description suivante
donnée à titre d'exemple non liriitatif en réfrence aux dessins annexés dans lesquels la figure unique est un diagra Lmme synoptique d'un mode
de réalisation de l'invention.
2 53 1 7 9
-3 - 1 En référence à la figure, un bus d'adresses et un bus de données sont utilisés, en combinaison avec des portes logiques 14 et 16 pour la commande de registres 10, 12 et 18 Les bus d'adresses et de données partent de l'ordinateur d'un système de test automatique Les bus d'adresses et de données sont reliés à de nombreux circuits tels que celui représenté sur la figure, et l'on désire stocker ou extraire des informations de chacun de ces circuits Les autres parties du circuit de la figure permettent à l'ordinateur du système de test d'affecter la même adresse à plusieurs circuits d'un groupe choisi, un
seul de ces circuits étant représenté sur la figure.
L'affectation d'une -même adresse à différents circuits permet à l'ordinateur d'envoyer simultanément des données à chacune de ces unités Dans les systèmes de test connus, chaque unité ou périphérique a une seule identité ou adresse précablée Lorsque l'ordinateur du système de test veut communiquer avec une unité particulière, il spécifie son adresse avec les données qui doivent lui être transmises Comme, en général, l'ordinateur du système communique avec de nombreuses unités de ce type, des tables d'adresses sont nécessaires Par conséquent, si plusieurs unités doivent recevoir les mêmes informations en provenance de l'ordinateur du système, on extrait l'adresse de la première de ces unités et on lui envoie les données Ensuite on extrait l'adresse de la deuxième de ces unités et l'on transmet les données et ainsi de suite La structure représentée sur la figure élimine cet inconvénient en permettant à l'ordinateur de s'adresser à la fois à toutes les unités qui doivent recevoir les mêmes
données Ce résultat est obtenu de la manière suivante.
Pendant une phase préparatoire du fonctionnement du système de test, on détermine l'adresse cablée unique de
chaque unité qui doit recevoir les mêmes données.
-4- 1 La ligne de commande d'écriture du bus étant validée, l'adresse de la première unité est transmise sur le bus d'adresse et une nouvelle adresse commune à toutes les unités qui doivent recevoir les mêmes données est appliquée sur le bus de données La porte logique 14 reçoit ainsi à la fois l'adresse fournie par le registre et celle du bus d'adresse et valide, par l'intermédiaire de la porte 15, le registre d'adresses
programmable 12 qui reçoit les données du bus de données.
Ces données formées par la nouvelle adresse commune à toutes les unités qui doivent recevoir les mêmes instructions ou données, sont stockées dans le registre 12 Cette opération est répétée pour chaque unité
du groupe devant recevoir les mêmes données.
Lorsque les registres d'adresses programmables 12 des différentes unités ont ainsi été convenablement chargés, la nouvelle adresse commune est appliquée sur le bus d'adresses et les données communes à toutes les unités sont appliquées sur le bus de données En réponse à la conformité de l'adresse du bus d'adresses et de celle stockée dans le registre programmable 12, la porte logique 16 valide le registre de données programmable 18 par l'intermédiaire de la porte 17 de façon à recevoir les données du bus de données Comme chaque unité qui doit recevoir les mêmes données a la même adresse dans son registre d'adresses programmable 12, ces données communes sont stockées dans les registres de données programmables
18 de ces différentes unités.
On utilise des techniques bien connues pour lire les données dans les registres de données 18 L'adresse déterminée appropriée valide la porte 14 Le signal provenant de la porte 14, et l'activation de la ligne de commande de lecture valident la porte 11 qui valide à son tour un buffer 20 à trois états pour permettre la lecture
des données dans le registre 18.
- 1 En plus des avantages mentionnés précédemment, l'invention permet d'améliorer l'affectation des ressources d'un système de test automatique Par exemple, si une campagne de tests nécessite cinq unités pour une fonction déterminée, comme des générateurs de cadencement, et que les cinq premières unités consécutives ne soient pas disponibles, on peut affecter aux cinq premières unités disponibles des adresses équivalentes à celles des cinq unités non disponibles et faire tourner le programme de tests sans autre modification On élimine ainsi la charge supplémentaire due aux tableaux récapitulatifs
nécessaires pour la répartition des ressources.
Le mode de réalisation qui vient dletre décrit n'est pas limitatif et peut évidemment faire l'objet de
nombreuses variantes sans sortir du cadre de l'invention.
Claims (9)
1 REVENDICAT IONS
1 Circuit d'adressage à commande dynamique relié à un bus d'adresses et à un bus de données et comprenant un premier registre ( 10) pour stocker une adresse déterminée, caractérisé en ce qu'il comprend en outre -: un registre d'adresses programmable ( 12) adapté à stocker une infaormaation d 'adresse provenant du bus d'adresses lorsque l'adresse déterminée du premier registre ( 10) correspond à l'inf ormation d'adresse du bus d'adresses; et un registre de données programnable ( 18) adapté à stocker des données provenant du bus de données lorsque l'information d'adresse du registre d'adresses programmable ( 12) correspond à l'information d'adresse du
bus d'adresses.
2 Circuit selon la revendication 1, caractérisé en ce que ledit premier registre ( 10) est relié à une première borne d'une première porte logique ( 14) et le bus d'adresses est relié à une deuxième borne de la première
porte logique ( 14).
3 Circuit selon la revendication 2, caractérisé en ce qu'un signal de sortie de ladite première porte logique
( 14) commande le registre d'adresses programmable ( 12).
4 Circuit selon l'une des revendications 2 ou 3
caractérisé en ce que ladite première porte logique ( 14)
est formée par une porte "exclusivement ou".
-7-
1 5 Circuit selon l'une des revendications 1 à 4
caractérisé en ce que le bus d'adresses est aussi connecté
à une première borne d'une deuxième porte logique ( 16).
6 Circuit selon la revendication 5, caractérisé en ce qu'une deuxième borne de ladite, deuxième porte logique ( 16) est reliée audit registre d'adresses programmable
( 12).
7 Circuit selon la revendication 6, caractérisé en ce qu'un signal cde sortie de ladite deuxième porte logique ( 16) est appliqué audit registre de données programmable
( 18) pour commander son fonctionnement.
8 Circuit selon l'une des revendications 5 à 7,
caractérisé en ce que ladite deuxième porte logique ( 16)
est formée par une porte 'exclusivement ou".
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/408,404 US4480315A (en) | 1982-08-16 | 1982-08-16 | Dynamically controllable addressing in automatic test equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2531791A1 true FR2531791A1 (fr) | 1984-02-17 |
| FR2531791B1 FR2531791B1 (fr) | 1989-04-28 |
Family
ID=23616154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR838313140A Expired FR2531791B1 (fr) | 1982-08-16 | 1983-08-10 | Circuit d'adressage pour equipement de test automatique |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4480315A (fr) |
| JP (1) | JPS5952773A (fr) |
| DE (1) | DE3328996A1 (fr) |
| FR (1) | FR2531791B1 (fr) |
| GB (1) | GB2125594B (fr) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145347A (ja) * | 1984-08-10 | 1986-03-05 | Nec Corp | マイクロコンピユ−タ |
| GB8432302D0 (en) * | 1984-12-20 | 1985-01-30 | Conway R | Installation for visually displaying pre-determined messages |
| US4752928A (en) * | 1985-05-06 | 1988-06-21 | Tektronix, Inc. | Transaction analyzer |
| US4856001A (en) * | 1987-05-29 | 1989-08-08 | Zehntel, Inc. | Digital in-circuit tester having channel-memory earse-preventer |
| US4862067A (en) * | 1987-06-24 | 1989-08-29 | Schlumberger Technologies, Inc. | Method and apparatus for in-circuit testing of electronic devices |
| US5321701A (en) * | 1990-12-06 | 1994-06-14 | Teradyne, Inc. | Method and apparatus for a minimal memory in-circuit digital tester |
| JP2716284B2 (ja) * | 1991-06-07 | 1998-02-18 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3623013A (en) * | 1969-08-13 | 1971-11-23 | Burroughs Corp | Data processing network and improved terminal |
| EP0044949A1 (fr) * | 1980-07-30 | 1982-02-03 | International Business Machines Corporation | Procédé et dispositif d'attribution dynamique d'adresses de terminaux |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3784910A (en) * | 1972-07-13 | 1974-01-08 | Teradyne Inc | Sequential addressing network testing system |
| GB1423126A (en) * | 1973-11-07 | 1976-01-28 | Bendix Corp | Adaptive addressing systems for airbourne data systems |
-
1982
- 1982-08-16 US US06/408,404 patent/US4480315A/en not_active Expired - Fee Related
-
1983
- 1983-08-10 FR FR838313140A patent/FR2531791B1/fr not_active Expired
- 1983-08-11 DE DE19833328996 patent/DE3328996A1/de not_active Withdrawn
- 1983-08-15 GB GB08321906A patent/GB2125594B/en not_active Expired
- 1983-08-16 JP JP58148862A patent/JPS5952773A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3623013A (en) * | 1969-08-13 | 1971-11-23 | Burroughs Corp | Data processing network and improved terminal |
| EP0044949A1 (fr) * | 1980-07-30 | 1982-02-03 | International Business Machines Corporation | Procédé et dispositif d'attribution dynamique d'adresses de terminaux |
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 23, no. 8, janvier 1981, pages 3564-3565, New York, US; J.A.HILL et al.: "Dynamic device address assignment mechanism" * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2125594A (en) | 1984-03-07 |
| GB8321906D0 (en) | 1983-09-14 |
| US4480315A (en) | 1984-10-30 |
| FR2531791B1 (fr) | 1989-04-28 |
| DE3328996A1 (de) | 1984-02-16 |
| JPS5952773A (ja) | 1984-03-27 |
| GB2125594B (en) | 1986-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0151653B1 (fr) | Dispositif de sérialisation/désérialisation de configuration de bits de longueur variable | |
| EP1983442A1 (fr) | Terminateur déplaçable électroniquement et son procédé d'utilisation dans un système de mémoire | |
| US6477611B1 (en) | Field-configurable, adaptable and programmable input/output bus interface and method | |
| EP0069183A1 (fr) | Procédé et dispositif pour transmettre des signaux logiques entre microplaquettes | |
| FR2664719A1 (fr) | Dispositif de controle pour une memoire tampon a partitionnement reconfigurable. | |
| EP0020202A1 (fr) | Système multiprocesseur de traitement de signal | |
| FR2634299A1 (fr) | Circuit de reconnaissance de codes sequentiels programmables | |
| FR2528195A1 (fr) | Systeme de communication entre ordinateurs | |
| FR2531791A1 (fr) | Circuit d'adressage pour equipement de test automatique | |
| EP0282578A1 (fr) | Unite de commande de puisssance pour central a quatre lignes | |
| FR2632092A1 (fr) | Circuit de conditionnement d'ecriture d'antememoire retarde pour un systeme de microcalculateur a bus double comprenant une unite 80386 et une unite 82385 | |
| US5964896A (en) | Method and apparatus for a high speed cyclical redundancy check system | |
| EP0340841A1 (fr) | Elément de circuit-point de croisement entre deux lignes omnibus | |
| FR2534044A1 (fr) | Dispositif de triage integre pour des mots de donnees ayant la forme d'un composant et processeur de traitement de donnees integre pourvu d'un tel dispositif de triage cointegre | |
| EP0011701A1 (fr) | Système de sélection d'interface prioritaire et contrôleur de communication comprenant ce système | |
| JPH03119461A (ja) | アクセス制御回路装置 | |
| FR2604260A1 (fr) | Testeur de circuits electroniques | |
| EP0962938B1 (fr) | Circuit intégré comportant au moins deux mémoires | |
| EP0112427B1 (fr) | Dispositif de commande logique programmable | |
| FR2509892A1 (fr) | Memoire de donnees a complementation selective et procede d'utilisation d'une telle memoire | |
| CA1216679A (fr) | Dispositif associe a un calculateur pour commander des transferts de donnees entre un systeme d'acquisition de donnees et un ensemble comportant un appareil d'enregistrement et de lecture | |
| EP0221786B1 (fr) | Panneau d'affichage à matrice de diodes électroluminescentes | |
| EP0683455A1 (fr) | Circuit intégré comprenant des moyens pour arrêter l'exécution d'un programme d'instructions quand une combinaison de points d'arrêt est vérifiée | |
| KR100647189B1 (ko) | 선택가능메모리모듈및그동작방법 | |
| FR2538140A1 (fr) | Dispositif de couplage de bus pour systeme de traitement de donnees a bus multiples |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |