SU438014A1 - Устройство дл формировани адресов - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и может использоватьс  в вычислительных машинах, работающих в мультипрограммном режиме в услови х разделени  времени.

Известны устройства дл  формировани  адресов многопрограммной системы, в которых информапи , необходима  дл  работы по каждой программе, хранитс  в запоминающем устройстве , а дл  нахождени  нужной в данный момент информации служит адресное запоминающее устройство.

При такой организации формировани  адресов в многопрограммных системах необходимо по крайней мере дважды перед выполнением команды обращатьс  к пам ти, что увеличивает врем  обработки программы.

Целью изобретени   вл етс  повышение быстродействи  устройства дл  формировани  адресов, работающего в мультипрограммном режиме.

Это достигаетс  тем, что в предлагаемом устройстве индексные регистры  вл ютс  одновременно рабочими регистрами индексной арифметики, причем количество этих индексных регистров не превышает количества их в случае однопрограммной работы.

Сущность изобретени  заключаетс  в том, что в устройстве выходы индексных регистров соединены с соответствующими входами регистра выдачи кода, первый, второй и третий выходы которого соединены с одноименными входами сумматора адреса, четвертым входом подключенного к выходу регистра приема кода , первый вход которого соединен с первым выходом сумматора адреса, второй вы.ход сумматора адреса и выход регистра выдачи кода подключены к выходу устройства, третий вход которого соединен с вторым входом регисгра приема кода и входом регистра регенерации, выходом подключенного к первым входам индексных регистров, вторые входы которых соединены с первым входом устройства.

На чертеже представлена схема предлагаемого устройства.

С.хема содержит индексный арифметический блок 1, схему 2 управлени , схему 3 обмена и регенерации информации.

Индексный арифметический блок 1 состоит из рабочих индексных регистров 4-8, причем регистры 5 и 6 выполнены с регенерацией сумматора адреса 9 и регистра 10 приема кода.

В состав схемы 2 управлени  вход т блок 11 определени  адреса обмена и микропрограммный блок 12 управлени .

Схема 3 обмена и регенерации информации состоит из регистра 13 регенерации и регистра 14 выдачи кода.

Индексные регистры 4-8 и блок 12 соединены с центральным управлением системы шинами режима, подключенными к входу 15 устройства дл  формировани  адресов. Кроме того , блок 1 св зан с магистралью нриема кода системы, подсоединенной к входу 16 устройства , посредством регистра 10 приема кода. Сумматор 9 соединен через регистр 14 выдачи кода с индексными регистрами 4 и 7 шичой 17, с индексными регистрами 5 и 6 шиной 18, с индексным регистром 8 шиной 19. Регистр приема кода соединен с сумматором 9 шиной 20. Посредством регистра 13 регенерации и шины 21 индексные регистры 4-8 св заны с магистралью системы, подключенной к входу 16. Блок 11 определени  адреса св зан с-центральным управлением, определ юш,им номер работающего канала, шинами переключени  каналов, соединенными с входом 22 устройства . Блок 12 управлени  св зан с центральным управлением шинами режима (вход 15), с регистром 13 регенерации шиной 23, с регистром 14 выдачи кода шиной. 24, с цеп ми считывани  индексных регистров 4-8 шинами 25 и с цеп ми подготовки регистров 4-8 шинами 26. Один выход сумматора 9, выходы регистра 14 выдачи кода и блока 11 соединены с выходом 27 устройства соответственно шинами 28-30. Выход 27 устройства подключен к магистрали выдачи кода. Сумматор 9 входами 31-33 подключен к выходам регистра 14, а шиной 34-к входу регистра 10.

Ниже рассматриваютс  режимы работы устройства и характер операций, выполн емых в каждом режиме.

Формирование адресов команд. Кажда  программа располагаетс  в оперативной пам ти (ОЗУ) системы в  чейках, слеДуюших одна за другой, т. е. последовательно. Дл  того, чтобы начать обработку какой-то программы, необходимо иметь адрес первой команды программы. После выполнени  первой команды к этому адресу нужно прибавить единицу дл  получени  адреса второй команды и т. д.

Поскольку устройство дл  формировани  адресов работает в.мультипрограммном режиме , а программы пишутс  в мате.матических адресах, возникает необходимость различать, к какому каналу относитс  тот или иной адрес . Под каналом понимаетс  совокупность аппаратных и программных средств, предназначенных дл  обработки группы программ, объединенных по некоторому общему признаку принадлежности из всего множества программ .

Дл  установлени  принадлежности каналу вводитс  величина, котора  называетс  базисом команд. Эта величина в данной системе посто нна дл  каждого канала и  вл етс  физическим адресом первой команды вводимого сегмента. В индексном регистре 4 хранитс  значение базиса команды работающего в данный момент канала.

Формирование адресов команд при условных и безусловных переходах- УП (БП). Физический адрес команды УП и БП формируетс  по следующему правилу

,-Л„,,

где Аф - физический адрес команды УП

физический адр( (БП);

Б,( - базис команд;

AMI - математический адрес первой команды участка программы, вводимого в пам ть;

AM - математический адрес команды УП (БП).

Математический адрес УП и БП хранитс  в слове команды. Дл  хранени  величины БК - AMI текущей программы предусмотрен индексный регистр 5.

Формирование адресов операндов . Дл  каждого канала в пам ти отводитс  область дл  операндов. Они могут выбиратьс  из нее и заноситьс  туда в любом пор дке .

Чтобы сформировать физический адрес операнда , необходимо иметь базис онерандов и прибавл ть к нему математический адрес онеранда .

Математический адрес операнда хранитс  в слове команды. Дл  хранени  базиса операнда предусмотрен индексный регистр 6.

Ореанизаци  циклов. При выполнении программ часто приходитс  иметь дело с циклическими режимами работы. В блоке формировани  адресов нужно иметь данные о числе циклов и по мере прохождени  цикла вычитать из него единицу сравнени  все врем  с нулем.

Сигналы циклического режима работы поступают в центральное унравление, где они анализируютс , и затем либо цикл продолжаетс , либо кончаетс . Число циклов текущей 0 программы хранитс  в индексном регистре 8.

Формирование адреса констант. В пам ти отвод тс  участки дл  массива исходных данных, массива результатов и массива констант. Каждый из этих массивов располагаетс  в пам ти в последовательных  чейках , и обращение к ним нроисходит тоже последовательно . Таким образом, необходимо иметь начальный физический адрес такого массива и обращатьс  к нему с прибавлением единицы, т. е. в этом случае необходимо воспользоватьс  формулой формировани  адресов команд. Пачальный физический адрес хранитс  в индексном регистре 7.

Обмен информации при переходе на другой канал. При получении сигнала прерывани  необходимо запомнить текущее состо ние регистров 4-8 по данному каналу и получить данные из ОЗУ, необходимые дл  формировани  адресов по требуемому каналу . После этого можно начать работу по новому каналу. Адрес, по которому необходимо произвести обмен, определ етс  блоком 11.

Перед началом работы, согласно номеру выбранного канала, определ емого схемой 2, по 5 фиксированным адресам, указанным блоком

11, последовательно на регистры 4-8 заноситс  соответственно: базис команд,  вл ющийс  физическим адресом первой команды обрабатываемого сегмента; величина Бк-AMI ; базис операндов; начальные физические адреса массива исходных данных, массива результатов и массива констант; число циклов.

После того, как информаци  на регистры занесена, начинаетс  работа системы по выполнению программ.

При пуске системы в работу центральное управление формирует сигнал считывани  индексного регистра 4, проход щий по входу 15. Код, записанный в регистре 4, проходит по шине 17, запоминаетс  в регистре 14 выдачи кода и поступает на вход 31 сумматора 9. Вход 31 определ ет режим работы сумматора с прибавлением единицы. Результат сложени , т. е. физический адрес, подаетс  по шине 28 на выход 27 и далее в магистраль выдачи кода. По этому адресу происходит обращение к пам ти.

Кроме того, результат нз магистрали выдачи кода, предварительно усиленный, попадает в магистраль приема - вход 16, где фиксируетс  на регистре 13 регенерации и регистре 10 приема кода. Блок 12 выдает по шине 23 сигнал опроса регистра 13. Код регистра 13 по шине 21 и по подготовленной цепи одного из индексных регистров (в данном режиме подготовлена цепь регистра 4) записываетс  в индексный регистр 4.

Подготовка той или иной цени определ етс  режимом и выполн етс  по сигналам центрального управлени  блоком 12.

Таким образом, индексный регистр 4 подготовлен к следующему обращению. Устройство работает аналогично при опросе индексного регистра 7, т. е. в режиме формировани  адреса констант.

После определени  адреса команды и обращени  к этой команде в центральном управлении производитс  дещифраци  кода операции , в результате которой возможно обращение к любому индексному регистру 4-8.

При обращении к индексному регистру 5, т. е. при формировании адреса БП и УП, содержимое его, пройд  по щине 18, фиксируетс  в регистре 14 выдачи кода и попадает на вход 32 сумматора 9. Вход 32 определ ет режим сложени  прин того кода (по щине 18) с содержимым регистра 10, в котором записан математический адрес УП и БП, полученный из ОЗУ по магистрали приема кода во врем  считывани  команды. Содержимое регистра 10 передаетс  на сумматор 9. Результат CvIIOжeни , т. 6. физический адрес, выдаетс  на выход 27, и по нему происходит обращение к пам ти .

Поскольку индексный регистр 5 выполнен с регенерацией, то в нем всегда хранитс  значение , которое вводитс  туда при переходе на новый канал, а формируетс  перед вводом в ОЗУ очередного массива обрабатываемых программ из внешней пам ти.

Работа схемы в режиме формировани  адресов )дов аналогична рассмотренному выше режиму формировани  адресов условного и безусловного переходов. Отличие состоит

лишь в том, что осуществл етс  считывание и регенераци  регистра 6.

При организации циклов до начала циклической работы производитс  обращение к индексному регистру 8, в который предварительно командой записано чис,чо циклов. Код регистра 8, пройд  по щине 19, фиксируетс  в регистре 14 и попадает на вход 33 сумматора 9. Вход 33 определ ет режим работы сумматора с вычитанием единицы. После

вычитани  единицы схема 2 управлени  контролирует окончание цикла и выдает в центральное управление сигналы «Цикл закончен либо «Пикл не закончен. Восстановление содержимого регистра 8 происходит так

же, как и при восстановлении индексных регистров 4 и 7 в режимах формировани  адресов команд и констант.

При переходе с работающего канала на запрашиваемый схема 2 управлени  формирует

адрес, по которому производитс  запись содержимого регистра, и выдает его в магистраль выдачи кода (выход 27). Запись содержимого регистров 4-8 в пам ть и заполнение их информацией по новому каналу из пам ти производитс  последовательно, начина  с индексного регистра 4. Поэтому одновременно с выдачей адреса блок 12 формирует сигнал по соответствующей шине 25 на считывание индексного регистра 4. Содержимое регистра 4, проход  по шине 17, фиксируетс  в регистре 14 выдачи кода.

В рассматриваемом режиме работа сумматора 9 производитс , но результаты в магистраль выдачи не выдаютс . После того, как

содержимое регистра 4 зафиксировалось в регистре 14, блок 12 формирует сигнал по щине 24 на считывание регистра 14, содержимое которого выдаетс  в магистраль выдачи, откуда попадает в фиксированную пам ть по

указанному ранее адресу.

Далее аналогичным образом, но по другим адресам, переписывают содержимое регистров 5-8 в пам ть. Когда в пам ти зафиксируетс  содержимое последнего индексного регистра 8, с помощью схемы 2 начинаетс  запись содержимого запрашиваемого канала из фиксированной пам ти в регистры 4-8. При этом блок 11 определени  адреса обмена в соответствии с номером запрашиваемого канала , который подаетс  по входу 22, формирует адрес обращени  к пам ти. Этот адрес поступает в магистраль выдачи кода. Одновременно микропрограммный блок 12 управлени  выдает сигнал по соответствующей шине 26 на подготовку регистра 4 к приему кода с входа 16. Содержимое фиксированной  чейки пам ги, адрес которой сформирован, поступает в магистраль приема (вход 16) и фиксируетс  в регистре 10 приема кода и регистре 13 регенерации . Блок 12 выдает сигнал, который по шине

23 поступает на считывание регистра регенерации . Код, записанный в этом регистре, по шине 21 записываетс  в подготовленный индексный регистр. В данном случае запись осуществитс  в регистр 4. Аналогичным образом, но по другим адресам, осуществл етс  заполнение регистров 5-8. После заполнени  индексного регистра 8 схема 2 управлени  выдает сигнал окончани  обмена информацией между каналами, и начинаетс  работа системы по новому каналу.

Предмет изобретени 

Устройство дл  формировани  адресов, содержащее сумматор адреса, регистры индексные , выдачи и приема кода, регенерации, управл ющие входы которых соединены с соответствующими выходами микропрограммного блока управлени , входом подключенного к

первому входу устройства, второй вход которого соединен с входом блока определени  адреса обмена, соединенного выходом с выходом устройства, отличающеес  тем, что, с целью повыщени  быстродействи  устройства, в нем выходы индексных регистров соединены с соответствующими входами регистра выдачи кода, первый, второй и третий выходы которого соединены с одноименными входами сумматора адреса, четвертым входом подключенного к выходу регистра приема кода, первый вход которого соединен с первым выходом сумматора адреса, второй выход сумматора адреса и выход регистра выдачи кода подключены к выходу устройства, третий вход которого соединен с вторым входом регистра приема кода и входом регистра регенерации, выходом подключенного к первым входам индексных регистров, вторые входы которых соединены с первым входом устройства.