SU742942A1 - Устройство дл обработки информации - Google Patents

Description

1

Изобретение относитс  к вычисли .тельной технике и может быть использовано в электронных цифровых вычислительных машинах (ЭЦВМ) при построении регистрового пол  процессора.

Известно устройство дл  обработки информации, обладающее высокой скоростью параллельных пересылок информации между любыми словами регистровой пам ти l .

Однако устройство не позвол ет пересылать информацию между любьлми част ми регистров (байтами).

Известно также устройство дл  обработки информации, обеспечивающее широкие возможности пересылок между регистрами и другими блоками процессора за счет специальной организации регистровой пам ти, коммутирующего . оборудовани  и системы шин 2.

Недостаток данного устройства - невысока  скорость обработки (пересылок ) информации.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, используемое в качестве регистрового пол  процессора передачи данных и содержащее регистры операционного пол , выходы которых соединаны с первой группой входов коммутатора полуслов, выход которого соединен с первым 1выходом устройства, регистровую пам ть., коммутатор записи , выход которого соединен со входами регистров операционного пол , а первый и второй входы  вл ющихс , соответственно, первым и вторым входами устройства, коммутатор опера10 тивной пам ти, регистр команд,выход которого подключен ко второй группе входов коммутатора полуслов и третьему входу кс 1мутатора записи, блок управлени , первый вход которого

15  вл етс  п тым входом устройства, а выходы - к управл ющим входам регистра команд, коммутаторов записи, пам ти, полуслов, и регистров операционного пол  з .

20

Недостатками указанного устройства  вл ютс  необходимость введени  дополнительного накопител  дл  работы в автономном режиме (при отсутствии оперативных запоминающих устройств)р невысока  скорость и ограниченные возможности пересылок между регистрами операционного пол  и регистровой пам ти вследствие

30 того, что данные пересылки выполн ютс  через специальные промежутбчные регистры адреса пам ти и слов

Цель изобретени  - повышение сксрости обработки информации.

Поставлецна  цель достигаетс  тем что в устройство введен коммутатор слов, перва  группа входов которого соединена с первой группой входов регистра полуслов и выходами регистров операционного пол , втора  группа входов соединена с выходами регис (гров регистровой пам ти, третий вхор соединен с выходом регистра команд, четвертый вход соединен с выхЬдом блока управлени , а выход коммутатора  вл етс  третьим выходом устройства и соединен с четвертым входом коммутатора оперативной пам ти И четвертым и п тым входом коммутатЬра записи, выход которого соединен с третьим входом коммутатора оперативной пам ти, выход которого соединен со входами регистров регистровой пам ти, того , введен буфер полуслова, первый вход которого соединен с выходой коммутатора полуслов, второй вхс|  - с выходом блока управлени , а в|ыход подключен к шестому входу коймутатс а записи.

На чертеже представлена структурна} схема предложенного устройства,

Устройство содержит регистры 1 операционного пол , объединенные в m .полуслов 2 и включающие основные программно доступные (адресуемые непосредственно или по умолчанию. командами (ЦВМ) регистры процессора такие, как регистр номера команды, регистр адреса пам ти, индексные регистры, регистры косвенных адресов рег-истры управл квдих триггеров и регистровую пам ть 3, объеди немную.в 8 слов 4, предназначенную дл  кранен5г  операндов и результато к сгодержаэдую, в том числе f регистр обмена с оперативными запоминакнцими устройствами; коммутатор 5 полуслов предназначенный дл  выборки любого полуслова из регистров операционног пол  или буквального операнда из региетра команд в шину б полуслова; коммутатор 7 слов, предназначенный дли выборки любого слова из регистрвой пам ти с любого полуслова из регистров операционного пол  или буквального операнда из регистра команд в шину 8 слова, буфер 9 полуслбЬа , предназначенный дл  временHot .хранени  полусловаf выбранного в шину б; коммутатор 10 записи, предназначенный дл  выборки правого или левого полуслова и слова, выбранного в шину 8, содержимого буфера 9 полуслова, буквального операнд из регистра команд, входных шин 11 или 12, по которым приходит информаци  от исполнительных блоков или внешних устройств ЭЦВМ соответственни в шину 13 записи; коммутатор 14 оперативных запоминающих устройств, предназначенный дл  выборки слова, выбранного в шину 8, полуслова, выбранного в шину 13 записи слова из входных шин 15 или 16, по которым приходит информаци  из центрального или местного оперативного запом1 нающего устройства соответственно в шину 17 записи регистровой пам ти; регистр 18 команд, предназначенный дл  хранени  команд, обрабатываемк х процессором и выбираемых как из оперативных запоминающих устройств, так и из регистровой пам ти,выход которого св зан шиной 19 с устройством управлени  продессора (на чертеже не показано); блок 20 управлени , вход которого  вл етс  п тым входом устройства.и св зан шиной 21 с устройством управлени  процессора и предназначенный управлени  всеми регистрами и коммутаторами устройства.

Минимальной единицей информации, обрабатываемой устройством,  вл етс  байт. Каждое полуслово 2 регистров 1 операционного пол  содержит К байтов и каждое слово 4 регистровой пам ти - 2 К байтов, 8, 15, 16 и 17 имеют разр дность слова, а шины 6,11,12 и 13 - полуслова. Все эти шины могут также нести группу байтов. Под группой байтов понимаетс  произвольное количество (от одног до к) значимых байтов одного полуслова , прижатых к правой границе полуслва ,

В шину 6 выбираетс  группа байтов поступан ца  на исполнительные блоки процессора, в оперативные запоминающие устройства или на буфер 9, В шину 8 выбираетс  группа байтов, поступанша  в регистры 1 или пам ть 3,слово , поступак цее в оперативные запоминаквдие устройства, причем группа (полуслово) регистров 1, выбираетс  в правое полуслово слова шины 8« Шина 13 поступаетна все полуслова 2, Если шины 11 и 12 содержат один байт то он коммутируетс  во все байтк шины 13, Шина 17 поступает на все слова 4, причем полуслово шины 13 поступает на правое и на левое полуслово слова шины 17. Блок 20 управлени  в зависимости от управл ющих сигналов в шине 21 и адресов операндов, поступакадих из регистра 18 команд, может осуществл ть запись в любую группу байтов регистров 1 или регистровой пам ти 3, в любое слово регистровой пам ти 3, в регистр 18 команд и буфер 9, и позвол ет коммутировать любой вход коммутаторов 5,7,10 и 14,

Устройство работает следукидим образом,

В режиме работы с оперативными запоминающими устройствами команды

выбираютс  на регистр 18 команд по 15 или 16 через коммутатор 14 и ШИК/ 11с Данные из оперативных запомйнаЕ  4их устройств выбираютс  по тем же информационным пут м, но приемником информации  вл етс  регистр обмена, включенный в организацию регистровой пам ти 3.

Дл  осуществлени  автономного режима работы устройства, необходимого дл  отладочных и диагностических работ, происходит начальна  загрузка команд в регистровую пам ть 3, а также данных в регистры 1 и пам ть 3 из внешних устройств по шине 12 через коммутаторы 10 и 14. В данном режиме команды выбираютс  через коммутатор 7 и в шину 8 и далее через коммутатор 14 на регистр 18 команд дл  последующего выполнени .

Дл  пересылок между словами 4 используетс  аналогичный механизм с той разницей, что приемник пересылаемой информации один иjэ регистро пам ти 3.

Дл  пересылок любой группы байтов последн   выбираетс  из регистров 1 или из пам ти 3 через коммутатор 7 в шину 8 слова и далее через коммутатор 10 в шину 13 записи, причем в зависимости,от адресов источника и приемника информации в шину 13 выбираетс  правое или левое полуслово ИЗ слова, выбранного в шину 8, Скоммутированна  в шину 13 группа байтов поступает на все полуслова 2 или через коммутатор 14 на все полуслова слов 4.

Пересылка группы байтов может осуществл тьс  также через буфер полуслова 9, если группа - источник размегцена в регистрах, В этом случае с помощью коммутатора 5 в шину б выбираетс  люба  группа из регистров Д, поступакица  затем в буфер 9. содержимое буфера 9 через коммутаторы 10 и 14 записываетс  в любой регистр операционного пол  1 или регистровой пам ти 3. .

Наличие коммутаторв 5,7,10 и 14 позвол ет осуществл ть одновременную выборку двух операндов по шинам 6 и 8, одновременную запись результата по шине 11, что повышает скорость выполнени  команд процессора.

Введение коммутатора слов и расширение функций коммутатора записи и коммутатора оперативньЕх запоминающих устройств позвол ет по сравнению с . известным вдвое сократить количество команд при пересылках между произвольными регистрами устройства,что вдвое повышает скорость обработки информации данным устройством

Действительный выигрыш времени обработки информации зависит от характера программ, выполн емых процессором , а конкретно, от доли команд типа пересылок между регистрами в математическом обеспечении, котора  дл  разрабатываемого процессора составл ет в среднем 10%.Кроме того, наличие общего коммутатора дл  выборки , как команд, так и данных из оперативных запоминающих устройств и регистровой пам ти позвол ет без . дополнительного оборудовани  осуществить автономный режим работы.

Введениебуфера полуслова позвол ет осуществить временное хранение и последующее восстановление содержимого регистров операционного пол , не занима  программно-доступных регистров.

Claims (2)

1. Устройство дл  обработки ин0 фррмации, содержащее регистры операционного пол , выходы которых соединены с первой группой входов коммутатора полуслов, выход которого соединен с первым выходом устройства,

5 регистровую пам ть, коммутатор записи , выход которого соединен со входом регистров операционного пол , а первый и второй входы  вл ютс , соответственно, первым и вторым вхо0 дами устройства, коммутатор оперативной пам ти, первый и второй входы которого  вл ютс , соответственно, третьим и четвертым входом устройства , регистр команд, выход которого  вл етс  вторым выходом устройства . и подключен ко второй группе входов коммутатора полуслов и третьему входу коммутатора записи, выход регистра команд соединен с выходом коммутато0 ра оперативной пам ти, блок управлени , первый вход которого  вл етс  п тым входом устройства, второй вход подключен к выходу регистра команд , а выходы соответственно, к

5 правл к цим входам регистров операционного пол , коммутатора полуслов, регистровой пам ти, коммутатора записи , коммутатора оперативной пам ти , регистра команд, отличающеес  тем, что, с целью

0 повышени  скорости обработки инфор мации ,в устройство введен коммутатор слов, перва  группа входов которого соединена с первой группой входов регистра полуслов и

5 выходами регистров операционного пол , втора  группа выходов первой группой входов регистра полуслов и выходами регистров операционного пол , втора  группа выходов

р соединена с выходами регистров регистровой пам ти, третий вход соединен с выходом регистра команд, четвертый вход соединен с выходом блока управлени , а выход коммутатора

5  вл етс  третьим выходом устройства

и соединен с четвертым входом коммутатрра оперативной пам ти и четвертым и пМтым входом коммутатора записи, выход которого соединен с третьим входом коммутатора оперативной Пс1м ти , выход которого соединен со входами регистров регистровой пам ти.

2. Устройство по п.1, отличающеес  тем, что, с целью пов ышени  скорости обработки информа1ф1и , в него введен буфер полуслова, первый вход которого соединен с выxoj cM коммутатора полуслов, второй

вход - с выходом блока управлени , а выход подключен к шестому входу коммутатора записи о

Источники информации, прин тые во внимание при экспертизе

1.Авторское свидетельство СССР № 481899, кл. G 06 F 15/00.

2.Патент США № 3614741, кл. 340-172, 1973.

З.Ви гоидгЬв.ТЗаЪа CommumcxatiohB P ocesbor Reference f onuat Prom, 1054, 484, 7-71 (прототип).