SU1410028A1

SU1410028A1 - Устройство выборки команд процессора

Info

Publication number: SU1410028A1
Application number: SU864152489A
Authority: SU
Inventors: Сергей Александрович Орлов; Анатолий Святославович Поляков; Геннадий Федорович Некрасов
Original assignee: Рижское Высшее Военно-Политическое Краснознаменное Училище Им.Маршала Советского Союза Бирюзова С.С.
Priority date: 1986-11-26
Filing date: 1986-11-26
Publication date: 1988-07-15

Abstract

Изобретение относитс к области вычислительной техники и может бь1ть использовано дл выборки команд длиной в слово и полуслово при построении процессора спецналнзированной ЭВМ среднего быстродействи . Цель изобретени - сокращение объема оборудовани . Устройство выборки команд содерлдат вход 1 командного слова, вход 2 запуска, первьш 3 и второй 4 регистры, комментатор 5, дешифратор 6, элемент И 7, счетчик 8, блок 9 управлени распаковкой команд, блок 10 микропрограммного управлени , выход 11 команды и выход 12 адреса следующего командного слова, входы 13- 16 и выход 17 блока 9 управлени распаковкой комаьщ, выходы 18-22 блока микропрограммного управлени . 4 ил. 1 табл. (Л ю СХ5 /г

Description

t1

Изобретение относитс к вычисаи- тельной технике и может быть исполь™ ;зовано дл выборки команд длиной в слово и полуслово при построении процессора сшгциалиг хрованной ЭВМ среднего быст1)одействи .

Цель изобретени - сокращение Iобъема оборудовани ,

I На фиг, 1 представлена структурна схема устройства выборки команд процессора; на фиг. 2 - функциональна схема узла ущ авлени распаковкой команд; на фиг. 3 - функциональна схема блока микропрограммного управ- лени ; на фиг, 4 - временна диаграг ма работы устр Ойства

Устройство выборки коман,д процессора (фиге1) содержит вход 1 комавд- кого слова и вход 2 запуска устрой- ства, первый 3 и второй 4 регистрыj коммутатор 5, дешифратор 6,, элемент

7, счетчик 8, блок 9 управлени распаковкой команд, блок 10 fflкpo гфограммного управлени , выход 11 команды и выход 12 адреса следующего командного слова устройства, четвертый 13, третий 14, второй 15 и пер- зый 16 входы блока 9 управлени распаковкой команд, выход 17 блока 9 вькоды 18-22 блока 10,

Блок 9 управлени распаковкой команд (фиг.2) содержит сумматор 23 1о модулю два, элемент 2И-ЙЛИ 24, триггер 25.о

у

Блок 10 мик:ропрограммно1 о управле ш (фиг.З) содержит регистр 26 ад- зеса микрокоманд, блок 27 пам ти . 1икрокоманд, регистр 28 микрокоманд, выходы кода логическт-пс условий выходы 32-34.адреса следующей микрокоманды регистра микрокоманду эле- йент ЗИ-ИПИ 35.

В структуре 10 использованы следу 1|мцие обозначеш-Шэ прин тые в системе 5|соманд ЭВМ: RR - формат команды дли- 1(50й в полуслово (2 байта); RX - формат команды длиной в слово (4 байта)

Принцип действи устройства осно- на организации конвейерной вы- форки комакдны:с слов, при этом вьаде- д етс этап заполнешм конвейера, выполненного на регистрах 3 4 в (Ьлучае начальной загрузки адреса ко-- щанды, и этап работы конвейера по выборке командных слов. Регистры 3,, 4 организованы так, что содержат по Крайней мере одну комавду.

Выборка командной информации из осуществл етс словами с использованием счетчика 8, при этом с выхода 12 устройства на вход пам ти поступает укороченный адрес - адрес слова, в котором об зательно содержитс либо левое полуслово команды , либо вс командас

Триггер 25 блока 9 управле-ни распаковкой команд фиксирует факт расположени очередной команды на границе слова или полуслова, В первом случае на выходе блока 9 управлени распаковкой команд вьфабатыбает- с сигнал с нулевьм значением, во втором случае - с единичным значением .. При заполнении конвейера происходит установка триггера 25 в исход

чению (п--1)го младшего разр да счетчика 8, В процессе работы конвейера анализируетс длина текущей испол н емой команды. Если эта команда име« ет длину в полуслово (формат RR), то состо ние триггера 25 инвертируетс . Если текуща команда имеет дли ну в слово (форкат RX), то состо

О

5

0

5

ние триггера 25 не измен етс .

Сигнал с выхода блока 9 управлени распаковкой команд управл ет работой ко1умутатора 5, который подклю чает к вьвсоду 11 з стройстза команд- . ное слово из первого и второго регистров j начало которого всегда сов падает с началом текущей исполн емой команды Код операции текущей команды с выхода ко у1утатора 5 поступает на вход дешифратора в. По нулевому значению сигнала на управл нщем входе коммутатор подключает выхода левой и правой половины первого ре гистра 3j по единичному значению выходы регистра 4 и левой половины (старшие разр ды) регистра 3.

Работу устройства рассмотрим на примере выборки командной информации при обработке некоторой последова- тельности команд.

Предположим, что регистр 3 имеет 32 разр да (0-31 разр ды - 2 полуслова ), а регистр 4-16 разр дов (0-15 разр ды - одно полуслово), адрес пам ти 24 разр да (8-31 разр ды ) . В качестве коммутатора может быть использован,32-разр дный коммутатор 2-1. Пусть в пам ти, начина с адреса с единичным значением 30-го

10

20

1410028

((n-l)-ro) разр да,расположена по- В следовательность команд RX, RR, RX. И

На этапе заполнени конвейера в счетчик 8 загружаетс адрес первой команды, а со входа 2 устройства на торой вход логических условий блока 10- поступает сигнал на начало заполнени конвейера, при этом на выходе 20 блока 10 устанавливаетс сигнал с Единичным значением и вырабатываетс последовательность управл ющих сигналов дл заполнени конвейера:

-с выхода 18 блока 10 микропрограммного управлени подаетс сигнал на загрузку регистра 3 командными словами из пам ти (слово загружаетс

из чейки, адрес которой определ етс кодом на выходе 12 устройства),

-с выхода 19 блока 10 в регистр 4 правого полуслова (16-31 разр ды) из регистра 3,

В блоке 10 микропрограммного управлени производитс анализ содеримого 30-го разр да счетчика 8, по- 25 ступающего на его первый вход логических условий. При единичном значе- НИИ данного разр да с выхода 22 блока 10 подаетс управл ющий сигнал на увеличение текущего значени счетчи ка 8 на +4. Новое значение адреса з счетчика 8 используетс дл выборки из пам ти второго командного слова , которое загружаетс в регистр 3 по сигналу с выхода 18 блока 10, При нулевом значении 30-го разр да счетика 8 второе обращение к пам ти и заполнение регистра 3 не производитс .

Далее с выхода 21 блока 10 микропрограммного управлени выдаетс сигнал на вход 13 блока 9 управлени распаковкой команд, разрешающей установку триггера 25 в исходное состо ние , т.е. в 1 при единичном значеии 30-го разр да счетчика 8.

После заполнени конвейера на п том выходе блока 10 устанавливаетс улевое значение сигнала и начинаетс - работа конвейера.

С выхода 17 блока 9 управлени . 50 аспаковкой команд сигнал с единичным значением подаетс на управл юий вход коммутатора 5,-которьй подлючает к выходу 11 устройства первую команду RX дл дальнейшей обра- 55 ботки, при этом на выходе дешифратора 6 по вл етс О - младший разр д лины команды RX в полусловах (10).

зн ро ет па

ва лу че +4 ми 13 J5 ма ре ду по им ра са же лу за 31 лу за во но 5 вт де мл по вы на ро ре но ра пи со пр зн ле на ко ро же

во

ко

че ва ро си

30

35

40

45

0

В И

5

0 5

этом случае на выходе элемента 7 формируетс сигнал с нулевым значением, по которому блок 10 микропрограммного управлени вырабатывает сигналы, вызывающие выборку из пам ти очередного командного слова.

Выборка очередного командного слова заключаетс в следующем. По сигналу с выхода 22 блока 10 текущее значение счетчика 8 увеличиваетс на +4. Одновременно с выхода 21 блока микропрограммного управлени на вход 13 узла 9 управлени распаковкой ко- 5 мавд подаетс сигнал, разрешающий перевод триггера 25 в новое состо ние (дл фиксации факта расположени еле дующей комаьщы на границе слова итш полуслова). Так как текуща команда имеет формат RX, то состо ние триггера 25 не измен етс , указыва тем самым, что очередна команда расположена на границе полуслова. По сигналу с выхода 19 блока 10 в регистр 4 записываетс правое полуслово (16- 31 разр ды) из регистра 3. По сигналу с выхода 18 блока 10 в регистр 3 загрулсаетс очередное командное слово , которое выбираетс из пам ти по новому адресу счетчика 8. Коммутатор 5 подключает на выход 11 устройства вторую команду RR, при этом на выходе дешифратора 6 по вл етс 1 - млaдIШiй разр д длины комаьщы RR в полусловах (01). В этом случае на выходе элемента И 7 по вл етс сигнал с единичным значением, по которому блок 10 запрещает выборку очередного командного слова из пам ти, но при этом разрешает перевод триггера 25 в новое состо ние. Так как пишуща команда имеет формат RR, то состо ние триггера 25 измен етс на противоположное, и сигнал с нулевым значением с выхода 17 блока 9 управлени распаковкой команд поступает , на управл юшдй вход коммутатора 5, который подключает к выходу 11 устройства третью команду RX, расположенную в регистре 3.

Работа блока 10 управлени производитс по синхросигналам.

Содержимое блока 27 пам ти микрокоманд приведено в таблице.

Предлагаемое устройство предназначено дл использовани в секционированных процессорах управл ющих мик- роЭВМ реального времени, реализующих систему команд ЕСЭВМ дл форматов

0

5

0

5

514

RR, RS, RX и построенных.на микросхемах серий 582, 583, ,584, 587, 588 1802, 1804.

Устройство подключаетс к стан- дартнь м шинам процессора. Вход 1 подключаетс к шине данных процессора, вход 2 - к выходу блока микропрограммного управлени процессора, выход 12 - к адресной шине процессора. Выход 11 подключаетс к адресному входу блока микропрограммного управлени процессора (дл передачи кода операции), информационному входу операционного устройства процессора (дл передачи смещени D2) и адресным входом регистров общего назначени процессора (дл передачи регистровых адресов R1, R2 (Х2), В2). I

Блок 10 уп}равлени может быть совмещен с блоком микропрограммного управлени процессора.

Claims

Формула изобретени 25

Устройство выборки команд процессора , содержащее первый регистр, дешифратор , счетчик, отличающеес тем, что, с целью сокращени объема оборудовани , оно дополнительно содержит второй регистр, разр дность которого в два раза меньше разр дности первого регистра, коммутатор, элемент И, блок микропрограммного управлени , сумматор по модулю два, элемент 2И-ИЛИ и триггер , причем вход командного слова устройства соединен с информационным входом первого регистра, выход пол старших разр дов которого соединен с первыми входами первой и второй групп информационных входов коммута0

00286

тора, второй вход, первой группы ин- форма1угонных входов которого соединен с выходом пол младших разр дов первого регистра и с информационным входом второго регистра, выход которого соединен с вторым входом второй группы информационных входов коммутатора , выход которого соединен с входом дешифратора и с выходом команды устройства, группа выходов ащреса следующего командного слова которого соединена с группой N выходов счетчика , (Н-1)-й выход счетчика соеди5

0

5

0

5

0

нен, кроме того, с первым пр мым входом элемента 2И-ИЛИ и с первым входом логических условий блока микропрограммного управлени , (N-pas- р дность выходов адреса следующего командного слова), второй и третий входы логических условий которого соединены соответственно с входом запуска устройства и с выходом элемента И, первый вход которого соединен с выходом дешифратора и с первым входом сумматора по модулю два, выход которого соединен с вторым пр мым входом элемента 2И-ИЛИ, выход которого соединен с информационным входом триггера, выход которого соединен с вторым входом сумматора по модулю два, с вторым входом элемента И и с управл юш;им входом коммутатора, пер- вьй выход блока микропрограммного управлени соединен с синхровходом триггера, второй выход блока микропрограммного управлени соединен с третьим пр мым и инверсным входами элемента 2И-ИЛИ с.третьего по п тый выходы блока микропрограммного управлени соединены соответственно с входами записи первого и второго регистров и со счетным входом счетчика.

0000

00000010

0010

О00001001О1

0011

000100001О

0100

1 О О 1 01 О О 1

0110

о01010000о1

0111

о00110001оо

1000

0001000011

1010

о о 1

1011

о01 о о с 00 ооо

1100

о1000000111

1110

100000000оо

Продолжение таблицы

00001

сри.2

78

Э2

1619 20 2} 22287

фиг. 5

/8

J9

/3

П

пп

ПП

ПП