SU1043753A2 - Устройство дл контрол блока пам ти - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКА ПАМЯТИ по авт.св. 963107, о т-л и. .ча го щ е е с   тем, что, , с целью повышени  надежности устройства , в него введены ключи, дополнительный счетчик HMnyjjbcoB (И. дополнительные второй, третий и четвертый элементы И и накопитель, одни из входов которого подключены соответственно к выходс1М регистра адреса и дешифратора адреса , другие входы  вл ютс  информационными- , а выходы соединены с входами второго дополнительного элемента И, выход которого-подключен к одним из входов ключей и третьего дополнительного элемента И, другой вход кот-орого  вл етс  одним из управл к дих входов устройства,а вы ход соединен с одним из входов первого элемента ИЛИ и третьим входом счетчика импульсов, выход крторого подключен к входу дополнительного счетчика импульсов, выход которого  вл етс  одним из выходов устройства , и к одному из входов четвертого дополнительного элемента И, другой вход которого  вл етс  другим управл ющим входом устройства, i а выход соединен с управл ющим входом накопител , другие, входы клю (Л чей соединены с первыми входами устройства, а выходы  вл ютс  другими входами устройства.

Description

4

lOO

сд со

Изобретение относитс  к запоминающим устройствам.

Поосновному авт. св. № 963107 известно устройство дл  контрол  блока пам ти, содержащее входной егистр, регистр адреса, дешифратор адреса, схему сравнени , первый элемент ИЛИ, выход которого подключен к входу регистра адреса, одни из выходов которого соединены с первыми выходами устройства,.а ругой выход подключен к входу ешифратора адреса, одни из выхоов которого соединены с вторыми выходами устройства, выходы входного регистра подключены к третьим ыходам устройства и к одним из. ходов схемы сравнени , другие вхоы которой соединены с первыми . входами устройства, второй элеент ИЛИ, п ть элементов И, два триггера, формирователь импульсов, ричем второй вход устройства подключен к первым входам первого и п того эле.ментов И, выход первого элемента И соединен с первыми входами второго и третьего элементов И и счетным входом первого триггера , нулевой выход которого подключей к второму входу третьего элеента И и первому входу второго элемента ИЛИ, выход которого соединен с. вторым входом первого элемента И, единичный, выход первого триггера подключен к первому входу четвертого элемента И и второму входу второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ и входом формировател  импульсов, выход которого подклйчен к одному из входов входного регистра, другие входы которого соединены с шинами ввода информации , выход схемы сравнени  подключен к второму входу четвертого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, другой выход дешифратора адреса подключен к счетному входу второго триггера, нулевой и единичный выходы которого соединены соответственно с третьим входом первого и вторым входом п того элементов И, выход п того элемента И подключен к второму входу первого элемента ИЛИ, дополнительный элемент ИЛИ, первый вход которого подключен к выходу третьего элемента И, а выход дополнительного элемента ИЛИ  вл етс  четвертым выходом устройства и первый дополнительный элемент И, первый вход которого подключен к первому входу первого элемента И, второй вход - к единичному выходу первого триггера, а третий вход первого дополнительного элемента И подключен к выходу CXJBMH сравнени  и счетчик импульсов, первый вход которого подключен к выхоЛУ первого дополнительного элемента И и к второму входу дополнительного элемента ИЛИ, второй вход .- к выходу формировател  импульсов j а. выход счетчика импульсов подключен к четвертому входу первого дополнительного элемента И fl .

Недостатком этого устройства  вл етс  то, что запись прекращаетс  при неисправности единичной  чейки пам ти в блоке пам ти и. нет возможности обойти адрес неисправности  чейки. Это снижает надежностьустройства . При довольно большом объеме блока пам ти (4К, 16К )производить его ремонт из-за неисправности одной  чейки неэкономично, выгоднее исключить адрес неисправной  чейки из обращени , задавшись определенным объемом допустимого количества неисправных  чеек блоке пам ти.

Целью изобретени   вл етс  повы шение надежности устройства за счет исключени  из обращени  адреса неисправной  чейки в блоке пам ти . при одновременном исключении -воз- можности выхода ложной информации с устройства.

Поставленна  цель достигаетс  тем , что в устройство дл  контрол  блока пам ти введены ключи,дополнительный счетчик импульсов и дополнительные второй, третий и четвертый элементы И и накопитель одни из входов которого подключены соответственно к выходам регистра адреса и дешифратора адреса, другие входы  вл ютс  информационными, а выходы соединены с входами второго дополнительного элемента И, выход которого подключен к одним из входов ключей и третьего дополнительного элемента И, другой вход которого  вл етс  одним из управл ющи входов устройства, а выход соединен с одним из входов первого элемента ИЛИ и третьим входом счетчика импульсов , выход которого подключен к входу дополнительного счетчика импульсов, выход которого  вл етс  одним из выходов устройства, и к одному из выходов четвертого дополнительного элемента И, другой вход которого  вл етс  другим управл ющим входом устройства, а выход соединен с управл ющим входом накопител , другие входы ключей соединены с первыми входами устройства, а выходы  вл ютс  другими входами устройства.;

9

На чертеже представлена структурна  схема устройства дл  контрол  блока пам ти.

Устройство содержит элементы И 1-5 с первого по п тый, первый б и второй 7 элемента ИЛИ, первый 8 и второй 9 триггеры, формирователь 10 импульсов, входной регистр 11, регистр 12 адреса, дешифратор 13 адреса, схему 14 сравнени , шины 15 ввода информации. Входы и выходы устройства соедин ютс  с выходами и входами контролируемого блока 16 пам ти.. Устройство также .. . содержит счетчик ,17 импульсов/ первый дополнительный .элемент И 1-8 первый дополнительный, элемент ИЛИ . 19, накопитель 20, первый 21, вто- рой 22 и третий 23 дополнительные элементы И, ключи, объединенные, в ;. блок 24, и дополнительный счетчик 25 импульсо.

Устройство работает следующим образом.,;

В исходном состо нии триггеры 8 и 9 установлены: в нулевое состо ние . Регистр адреса 12 и-дешифра - . тор 13 адреса устанавливают адресисходных  чеек блока 16 пам ти. Во входной регистр 11 введена исходна  информаци  дл  записи в блоке 16 пам ти. На вход устройства . поступает первый импульс, который проходит через элемент И,1 на счетный вход триггера 8 и через, элементы И 3 и ИЛИ 19 на управл ющий вход записи информации блока 16пам ти; записыва  в него информацию с выходов входного регистра 11. Задний фронт первого, входного им- : пульса переврдит триггер 8 в единичное состо ние. Отсутствие сиг- нала на управл ющем входе записи информации блока 16 пам ти при наличин выбранных адресов с регистра 12 адреса и дешифрато а 13 адреса соответствует режиму выдачи информации дл  блока 16 пам ти. Информаци  с блока 16 пам ти поступает на вход схемы 14 сравнени , где сравниваетс  с информацией на входном регистре 11 и, в случае их совпадени , -с выхода схемы 14 сравнени .Через элемент И -4 и элемент ИЛИ 7 : поступает потенциал разрешени  на элемент И 1 дл  прохождени .второго входного импульса. Этот импульс поступает на счетный вход триггера 8 через элемент И 2 на вход формиро-. вател  10 импульсов и через элемент ИЛИ 6 на вход регистра 12 адреса . Задний фронт этого импульса измен ет адрес в регистре 12 ешре- са и переводит триггер 8 в нулевое состо ние. Теперь во входной регистр 11 вводитс  нова  информаци  дл  записи в блок .16 пам ти. Далее работа, устройства проходит по алгоритму , описанному выше. .

В случае разового отказа  чейки в блоке 16 пам ти информаци  на.входах схемы 14 сравнени  не будет совпадать, и на ее выходе будет Отсутствовать разрешающий потенциал , в следствие чего очередной вход ной импульс не пройдет на вход трипсра 8. Отсутствие сигнала на выходе схемы 14 сравнени  позвол ет входным импульсам пройти через элементы И 18 и ИЛИ 19 на управл ющий вход записи информации в блок 16 пам ти, .позвол   повторить запись информации с входного регистра 11 в. блок 16 пам ти..

Такое повторение обращени  к отказавшей,  чейке позвол ет устра- . нить сбой блока 16 пам ти,.который наступил вследствие вли ни  помехи : в момецт подачи команды Запись, количество импульсов повторного об ращени  к от казавшей  чейки бло , ка 16 пам ти фиксируетс  счетчиком 17 импульсов. Переполнение счетчика 17 свидетельствует об неирправ- ности  чейки по данному адресу блока 16. пам ти.. Количество переполнений счетчика 17 накапливаетс  счетчиком 25. Сигнал переполнени  счетчика 17  вл етс  запрещающим дл  элемента И 18 и разрешает, про .хождение чмпульсов с тактовой -частотой ,Ру2черёз элемент И 23 на управл ющий вход записи, информации накопител  2.0, по входам 26 которот-о в него Записываютс  единичные потенциалы . Таким образом, по адресу .неиспраВНой  чейки блока 16 пам ти в накопитель .20 были записаны единичные потенциалы. Исчезновение импульса по., входу управлени  накопител  20 переводит его в режим выдачи информации Единичные noTJe.Hциалынакопител  20, пройд  элемент И 21, закрывают ключи 24 на врем , смены адреса в блоке 16 пам ти импульсами с тактовой: частотой -F через элемент И 22 и элемент ИЛИ 6с помощью регистра 12 адреса . Это исключает по влен.ие ложной информации на выходе. Одновременно импульс с выхода элемента И. 22 сбрасывает счетчик 17..в исходное положение .. Запись информации продолжаетс  в блок 16 по новому адресу, а во врем  считывани  информации из блока 16 пам ти таким же образом буде.т, исключатьс  адрес неисправной  чейки.

Объем с«1етчика 25 определ ет допустимое количество неисправных  чеек в блоке 16 пам ти. Переполнение счетчика 25 свидетельствует о том, что отведенный объём исключенных адресов неисправных  чеек исчерпан и блок 16 .следует ремонтировать .

. Ремонт блока 16 пам ти ведетс  при огклю 1енной шине тактовых импульсой с частотой РТ-Ч, тогда по заполнению счетчика 17 импульсов снимаетс  разрешение с соответстsytocqero входа элемента И 18, и устройство остаетс  в режиме проверки записанной информации, при этом индикаторы регистра 12 адреса и дешифратора 13-адреса указывают координаты неисправной  чейки.

Если запись информации в блок 16 пам ти прошла без отказа или после повторного обращени  к отказавшей  чейки, то, перебрав все адреса, дешифратор 13 адреса выдает.импульс перебора, который поступит на счетный вход триггера 9 и переведет его в единичное состо ние, позвол   входным импульсам через элемент, И 5 и элемент ИЛИ 6 мен ть состо ние регистра 12 адреса и дешифратора 13 адреса, тем самым осуществл   считывание информации из блока 16 пам ти.

Окончание режима считывани  информации из блока 16 пам ти соответствует по влению импульса на выхо де дешифратора 13 адреса, koтopый переводит триггер 9 в нулевое положение , соответствующее режиму записи информации в блок 1,6 пам ти с проверкой работоспособности блока 16 пам ти в момент ввода информации.

Технико-экономический эффект предлагаемого устройства заключаетс  в том, что устройство позвол ет .работать с блоком пам ти, в состав которого вход т неисправные  чейки, за счет исключени  и-х адреса из обращени , а ремонтные работы начинать тогда, когда количество неисправных  чеек в блоке пам ти превысит заданную норму, а также исключить возможность выхода ложной информации из устройства при исключении адресанеисправной  чейки в блоке пам ти из обращени .

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКА ПАМЯТИ по авт.св. № 963107, о тл и ча го щ е е с я тем, что, с целью повышения надежности устройства, в него введены ключи, дополнительный счетчик импульсов и. дополнительные второй, третий и четвертый элементы И и накопитель, одни из входов которого подключены соответственно к выходам регистра адреса и дешифратора адреса, другие входы являются информационными·, а выходы соединены с входами второго дополнительного элемента И, выход которого подключен к одним из входов ключей и третьего дополнительного элемента И, другой вход крторого является одним из управляющих входов устройства,а выход соединен с одним из входов первого элемента ИЛИ и третьим входом счетчика импульсов, выход которого подключен к входу дополнительного счетчика импульсов, выход которого является одним из выходов устройства, и к одному из входов четвертого дополнительного элемента И, другой вход которого является другим управляющим входом устройства, а выход соединен с управляющим входом накопителя, другие, входы ключей соединены с первыми входами устройства, а выходы являются другими входами устройства.

   >