SU1262500A1 - Многоканальный сигнатурный анализатор - Google Patents
Многоканальный сигнатурный анализатор Download PDFInfo
- Publication number
- SU1262500A1 SU1262500A1 SU843817017A SU3817017A SU1262500A1 SU 1262500 A1 SU1262500 A1 SU 1262500A1 SU 843817017 A SU843817017 A SU 843817017A SU 3817017 A SU3817017 A SU 3817017A SU 1262500 A1 SU1262500 A1 SU 1262500A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- output
- inputs
- counter
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к цифровой вычислительной технике и может быть использовано дл проверки работоспособности и поиска дефектов в цифровой аппаратуре. Целью изобретени вл етс повышение быстродействи при поиске неисправностей за счет обеспечени формировани сигнатур по всем выходам контролируемого цифрового узла при однократной подаче на него тестового воздействи . Анализатор содержит мультиплексор, блок управлени , блок оперативной пам ти, формирователь сигнатур и блок индикации. Сущность работы анализатора состоит в том, что на каждом такте тестового воздействи на контролируемый цифровой узел осуществл етс поочередна обработка бит-входной информации с каждого из его выходов с хранением промежуточных значений формируемых сигнатур в блоке оперативной пам ти, что позвол ет получить сигнатуры по всем выходам контролируемого узла при однократной подаче тестового воздействи . (С I з.п. ф-лы, 2 ил.
Description
ю
Oi
to ел
Изобретение относитс к цифровой вычислительной технике и может быть использовано дл проверки работоспособности и поиска дефектов в цифровой аппаратуре.
Целью изобретени вл етс повышение быстродействи при поиске неисправностей за счет обеспечени формировани сигнатур по всем выходам контролируемого цифрового узла при однократной подаче на него тестового воздействи .
На флг. 1 приведена структурна схема многоканального сигнатурного анализатора; на фиг. 2 - функциональна схема блока управлени .
На фиг. 1 позицией 1 обозначен контролируемый цифровой узел. Анализатор содержит мультиплексор 2, блок 3 управлени , блок 4 оперативной пам ти, формирователь 5 сигнатур, блок 6 индикации.
Блок 3 управлени (фиг. 2) содержит шесть триггеров 7-12, генератор 13 тактовых импульсов, дешифратор 14, счетчики 15 и 16, элементы НЕ 17 и 18, элементы 19-21 коммутации, элемент ИЛИ 22, одновибратор 23, элементы И 24 и 25.
Блок 4 оперативной пам ти предназначен дл временного хранени текущих значений сигнатур. Его емкость равна числу информационных входов, а разр дность слова - разр дности формировател 5 сигнатур. Последний представл ет - собой регистр сдвига с линейными обратными св з ми, осуш,ествл юший деление входной последовательности на образуюший полином и имеющий дополнительные информационные и управл ющий входы параллельной записи. Разр дность регистра сдвига и структура обратных св зей определ ютс видом образующего полинома и выбираютс исход из требований к достоверности обнаружени ошибок в контролируемых последовательност х.
Многоканальный сигнатурный анализатор работает следующим образом.
При нажатии кнопки элемента коммутации «Сброс 20 производитс очистка блока- 4 оперативной пам ти анализатора. При этом высокий потенциал с выхода элемента НЕ 18 поступает на единичный вход триггера 10 и через элемент ИЛИ 22 на единичный вход триггера 12. Высокий потенциал с выхода триггера 10 поступает на управл ющий выход сброса блока 3 управлени , а оттуда на вход сброса формировател 5 сигнатур, Б результате чего в течение всей процедуры очистки триггеры формировател 5 сигнатур наход тс в нулевом состо нии независимо от остальных сигналов управлени формирователем 5.
Высокий потенциал с выхода триггера 12 поступает на разрешающий вход генераюра 13 тактовых импульсов, разреща его работу. Импульсы с выхода генератора 13 тактовых импульсов поступают на счетный
вход счетчика 16, на первом и втором разр дных выходах которого формируютс коды, соответствующие микрокомандам анализатора . В состо нии I на третьем выходе блока 3 вырабатываетс микрокоманда, соответствующа управл ющему сигналу записи в регистр «Запись в регистр, в состо нии II - на втором выходе блока 3 микрокоманда , соответствующа управл ющему сигналу чтени /записи «Запись в ОЗУ. Во врем очистки блока оперативной пам ти выполн етс только микрокоманда «Запись в ОЗУ, во врем выполнени которой в чейки блока 4 оперативной пам ти записываетс нулевой код , содержащийс в формирователе 5 сигнатур. Последовательна адресаци блока 4 выполн етс счетчиком 16, коды с группы разр дных выходов 3 - М которого поступают на группу адресных входов блока 4. После перебора всех адресбв на выходе переполнени счетчика 16 вырабатываетс импульс, поступающий на входы сброса триггеров 10-12.
Рассмотрим работу анализатора непосредственно в режиме обработки выходных сигналов объекта контрол . Начало проверок может задаватьс вручную - нажатием кнопки «Пуск 19 - в этом случае вход I триггера 8 должен быть соединен с шиной единичного потенциала или сигналом с некоторой точки объекта контрол - тогда вход U должен быть соединен с необходимой точкой.
Момент окончани проверок может быть задан вручную кнопкой 19 при контроле медленных процессов, автоматически - при заполнении счетчика 15 или по команде из объекта контрол на третий вход блока 3 управлени - вход К триггера 8.
Claims (2)
- В исходном состо нии все эле.менты пам ти анализатора наход тс в нулевом состо нии . После перевода кнопкой 19 триггера 7 в единичное состо ние и установки триггера 8 в единичное состо ние тактовый импульс, поступающий с объекта контрол на первый вход блока 3 управлени , проходит через элементы И 24, ИЛИ 22 и устанавливает в единичное состо ние триггер 12, высокий потенциал с выхода которого разрешает работу генератора 13. Импульсы с выхода генератора 13 поступают на счетный вход счетчика 16. Поскольку последний находилс в нулевом состо нии, то с его разр дных выходов 3 - М снимаетс нулевой код, поступающий на группу адресных входов мультиплексора 2 и блока 4. В результате сигнал с первой контролируемой точки объекта контрол передаетс мультиплексором 2 на информационный вход формировател 5 сигнатур, а содержимое первой чейки блока 4 поступает на информационные входы параллельной записи формировател 5 сигнатур. Затем под действием импульсов генератора 13 счетчик 16 совместно с дешифратором 14 и элементом И 25 вырабатывает микрокоманды: «Запись в регистр, по которой код предыдущего состо ни регистра данной контролируемой точки, выставленный блоком 4, записываетс в формирователь 5; «Сдвиг, по которой состо ние данной контролируемой точки сдвигаетс в формирователь 5, формиру новый код текущей сигнатуры; «Запись в ОЗУ, по которой полученное в результате сдвига новое состо ние формировател 5 записываетс в блок 4 на место старого состо ни . После выполнени всех микроопераций состо ние разр дных выходов 3 - М счет .чика 16 увеличиваетс на единицу, и анализатор приступает к обработке значени сигнала в следующей контролируемой точке. Аналогично проводитс обработка состо ний всех контролируемых точек, после чего сигналом переполнени счетчика 16 триггер 12 сбрасываетс и находитс в таком состо нии до поступлени следующего тактового импульса с выхода объекта контрол на первый вход блока 3. Сигналом об окончании проверки вл етс заполнение счетчика 15 или установка в ноль триггера 8 и в единицу триггера 9, в результате чего на п том или третьем и четвертом входах элемента И 24 устанавливаетс низкий логический потенциал, не допускающий прохождени тактовых импульсов . При нажатии оператором кнопки «Вывод 21 запускаетс одновибратор 23, который своим выходным импульсом устанавливает в единицу триггер 11 и через элемент ИЛИ 22 триггер 12. Высокий потенциал с пр мого выхода триггера 11 поступает на вход управлени частотой генератора 13 тактовых импульсов , вызыва снижение частоты тактовых импульсов. Низкий потенциал с инверсного выхода триггера 11 поступает на второй вход элемента И 25, запреща выдачу микрокоманды «Запись в ОЗУ. Счетчик 16 последовательно перебирают адреса блока 4, причем на каждом такте работы содержимое выбранной чейки передаетс в блок 6 индикации. После окончани переборка всех адресов импульс переполнени с выхода счетчика 16 устанавливает в исходное состо ние триггеры. 11 и 12. В качестве блока 6 индикации может быть использовано печатающее устройство, алфавитно-цифроБОИ дисплеи или панель индикации. Формула изобретени I. Многоканальный сигнатурный анализатор , содержащий мультиплексор, блок управлени , формирователь сигнатур и блок 55 индикации, причем группа информационных входов мультиплексора вл етс группой информационных входов анализатора, группа адресных входов мультиплексора подключена к группе адресных выходов блока управле ни , выход мультиплексора соединен с информационным входом формировател сигнатур, управл ющие входы записи, сдвига и сброса которого соединены с соответствующими выходами блока управлени , синхровход, вход запуска и вход останова блока управлени вл ютс соответствующими входами анализатора, отличающийс тем, что, с целью повышени быстродействи при поиске неисправностей, он содержит блок оперативной пам ти, группа адресных входов которого соединена с группой адресных выходов блока управлени , группа информационных входов - с группой выходов формировател сигнатур, а группа выходов - с группой информационных входов параллельной записи формировател сигнатур и группой входов блока индикации, вход чтени /записи блока оперативной пам ти подключен к выходу управлени чтением/ записью блока управлени .
- 2. Анализатор по п. 1, отличающийс тем, что блок управлени содержит шесть триггеров , два счетчика, два элемента И, элемент ИЛИ, генератор тактовых импульсов. дешифратор, одновибратор, два элемента НЕ и три элемента коммутации, причем единичный вход первого триггера соединен с замыкающим контактом первого элемента коммутации, размыкающий контакт которого соединен с входами сброса первого, второго и третьего триггеров, выход первого триггера соединен с первым входом первого элемента И, второй вход которого соединен с синхровходом второго триггера и вл етс синхровходом блока, третий и четвертый входы первого элемента И соединены соответственно с инверсным выходом третьего и пр мым выходом второго триггеров , п тый вход первого элемента И через первый элемент НЕ соединен с выходом первого счетчика, счетный вход которого соединен с выходом первого элемента И и первым входом элемента ИЛИ, вход сброса первого счетчика соединен с единичным входом четвертого триггера, вторым входом элемента ИЛИ и через второй элемент НЕ с замыкающим контактом второго элемента коммутации , третий вход элемента ИЛИ соединен с единичным входом п того триггера и выходом одновибратора, вход которого подключен к замыкающему контакту третьего элемента коммутации, выход элемента ИЛИ соединен с единичным входом шестого триггера , входы сброса четвертого, п того и шестого триггеров объединены и подключены к выходу переполнени второго счетчика , входы 3 и К второго триггера вл ютс соответственно входами запуска и останова блока, инверсный выход второго триггера соединен с синхровходом третьего тригге
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843817017A SU1262500A1 (ru) | 1984-11-23 | 1984-11-23 | Многоканальный сигнатурный анализатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843817017A SU1262500A1 (ru) | 1984-11-23 | 1984-11-23 | Многоканальный сигнатурный анализатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1262500A1 true SU1262500A1 (ru) | 1986-10-07 |
Family
ID=21148439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843817017A SU1262500A1 (ru) | 1984-11-23 | 1984-11-23 | Многоканальный сигнатурный анализатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1262500A1 (ru) |
-
1984
- 1984-11-23 SU SU843817017A patent/SU1262500A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 3976864, кл. 235- 153, 1974. Авторское свидетельство СССР № 978154, кл. G 06 F 11/16, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1262500A1 (ru) | Многоканальный сигнатурный анализатор | |
SU1656553A1 (ru) | Амплитудный анализатор | |
SU1381429A1 (ru) | Многоканальное устройство дл программного управлени | |
SU1177815A1 (ru) | Устройство для тестового контроля цифровых блоков | |
SU809345A1 (ru) | Устройство дл управлени блокомпАМ Ти | |
SU1578714A1 (ru) | Генератор тестов | |
SU679945A1 (ru) | Устройство дл контрол электронных объектов | |
SU1270900A1 (ru) | Устройство дл преобразовани последовательного кода в код | |
SU773736A1 (ru) | Устройство дл контрол запоминающих матриц на магнитных пленках | |
SU881727A1 (ru) | Устройство дл сбора дискретной информации | |
SU1089585A1 (ru) | Устройство сбора и обработки информации дл систем контрол | |
RU2037190C1 (ru) | Многоканальная система для регистрации физических величин | |
SU839060A1 (ru) | Устройство дл контрол -разр д-НОгО СчЕТчиКА | |
SU1182526A1 (ru) | Система дл контрол и испытаний блоков пам ти бортовых ЭВМ | |
SU1605208A1 (ru) | Устройство дл формировани контрольных тестов | |
SU746638A1 (ru) | Устройство дл контрол времени работы оборудовани | |
SU1142834A1 (ru) | Микропрограммное устройство управлени | |
SU1444744A1 (ru) | Программируемое устройство дл вычислени логических функций | |
SU1108511A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1168952A1 (ru) | Устройство дл контрол дискретной аппаратуры с блочной структурой | |
SU1695266A1 (ru) | Многоканальное устройство дл программного управлени | |
SU763898A1 (ru) | Микропрограммное устройство управлени | |
SU811315A1 (ru) | Устройство дл индикации | |
SU1193727A1 (ru) | Запоминающее устройство | |
SU1218386A1 (ru) | Устройство дл контрол схем сравнени |