. Изобретение относитс к запоминающим устройствам. Известно устройство дл контрол зап минающих матриц на магнитных лентах, содержащее генераторы ступенчатых напр жений , блок управлени печатью, блок печати, блок вы влени сбоев, блок упра лени , триггер, элемент И, счетчик дл подсчета числа сбоев, дещифратор и контролируемую матрицу. Выход одного генератора соединен с входом другого ге- нератора и входом блока управлени печатью , а входы обоих генераторов соединены с выходом элемента И, к перво му входу которого подключен выхдд трш Гера, аковторому входу-одиниз.вькодовде шифратора. Второй вход дешифратора соединен с первым входом триггера, второй вход которого подключён к выходу блока управлени . Второй выход блока управлени соединен с блоком вы влени сбоев через провер емую матрицу, а третий ого выход - непосредственно к блоку вы влони сбоев, выход которого через счетчик числа сбоев соединен с входом дещи ратора и с входом блока управлени печатью ij. В таком устройстве задаетс по программе один или несколько циклов Запись-считывание информации по всем адресам контролируемой матрицы и сравниваетс записываема и считываема информаци :. По результату сравнени определ етс область работоспособности провер емой матрицы и число запоминающих элементов, параметры которых хуже параметров основной массы запоминающих элементов матрицы. Сцнако в указанном устройстве контроль матриц осуществл етс по одной жестко заданной программе, при этом конструктивные особенности этого устройства не позвол ют изменить программу проверки в процессе контрол . Кроме того невозможно его, применение дл контрол матриц различных типов при различных программах проверки. Наиболее близким по технической сущносТИК предлагаемому вл етс устройство дл контрол запоминающих матриц на магнитных пленках, содержащее генератор, блок управлени счетчиком адреса, первый выход которого соединен с первым входом блока управлени разр дным током, а второй выход через реверсивный счетчик адреса соединен с входом дешифратора адреса, блок контрол и элемент И. Устройство также содержит счетчик, блок управлени коэффициентом пересчета, пере счетный триггер, первый и второй триггеры управлени , триггер контрол , элемент ИЛИ и элемент задержки. Первый вход счетчика .соединен с первым выходом блока управлени коэффициентом пересчета и со вторы м входом блока управлени счетчиком адреса, а выход счетчика соединен с первым входом пересчетного триггера, с первым входом первого триггера управлени и входом триггера контрол . Первый выход триг г ера контрол соединен со вторым входом блока управлени разр дным током, а второй выход - с входом второго триг гера управлени , выход которого соединен с первым входом элемента ИЛИ. Пер вый выход первого триггера управлени соединен со вторым входом пересчетного триггера и вторым входом элемента И, выход которого подключен к первому вхо ду элемента ИЛИ. Выход генератора соединен с входом элемента задержки и вторым входом первого триггера управлени , третий вход которого соединен со вто ры м входо м блока управлени коэффициентов пересчета, а выход - с первым входом блока управлени коэффициентом пересчета и с третьим входом блока управлени разр дным током, -выход которого подключен к провер емой матрице. Ко второму входу блока управлени коэффициентом пересчета подключен выход пере счетного триггера. Первый выход элемен та задержки соединен со вторым входом счетчика, а второй .выход - с первым Входом блока управлени счетчиком адре са, третий и четвертый входы которого св заны с выходами счетчика. Третий выход блока управлени счетчиком адре с а соединен со вторым входом элемента ИЛИ, соединенного выходом с одним из входов счетчика адреса. Данное устройство позвол ет производить точную выборку адреса неисправности и определить характер дефекта путем повторной проверки пб адресу, на котором обнаружена неисправность s. Недостатком этого устройства вл етс невозможность производить контрол матриц различных типов вследствие того, что конструктивные особенности устрой- , тва позвол ют использовать его только . л контрол матриц определенного типа по жестко заданной программе. Цель. изобретени - расщирени области применени устройства за счет обеспечени возможности контрол запоминающих матриц различных типов. Поставленна цель достигаетс тем, что в устройство, содержащее генератор импульсов, элемент И, блок управлени , блок местного управлени , счетчик адреса , дешифратор адреса, формирователь разр дного тока и блок индикации, причем выход генератора импульс9В соединен с одним из входов блока управлени и первым входом элемента И, первый выход блока местного управлени подключен- ко входу счетчика адреса, выход которого соединен со входом дешифратора адреса, выход которого подключен к адресному выходу устройства, второй выход блока местного управлени соединен с первым входом формировател разр дного тока, второй вход которого подключен к выходу блока управлени , а выход - к разр дному выходу устройства , вход блока индикации соединен со входом устройства, введены регистр сдвига,, коммутатор и элементы ИЛИ, причем выход элемента И подключен к тактовым входам регистра сдвига, установочные входы и выходы которого соединены с соответствующими входами коммутатора, выходы которого подклк чены ко входам элементов ИЛИ, выход первого из которых соединен со Вторым входом элемента И, выходы других элементов ИЛИ, кроме последнего, подкл очены соответственно к другим входам блока управлени , кроме последнего. Первый и второй входы блока местного управлени соединены соответственно с выходом последнего элемента ИЛИ и пербым упрал ющим выходом коммутатора , второй управл ющий выход которого подключен к последнему входу блока управлени . При этом регистр сдвига целесообразно вйполнить на триггер ах, выходы одних из соединены соответственно с установочными входами других триггеров шинами обратной св зи, установочные и тактовые входы и выходы триггеров подключены к соответствующим входам и выходам регистра сдвига. На чертеже изображена блок-схема устройства. Устройство содержит генератор 1 импульсов, элеметг И 2, регистр 3 сдви га, выполненный на 3. 1 - Зл коммутатор 4, блок 5 индикации, блок 6 управлени , блок 7 местного управлени , счетчик а адреса, дешифратор 9 адреса, формирователь 1О разр дного тока, элеме1ггы ИЛИ 11. 1 - lln., шины 12 и 13 обратной св зи, адресный 14 и разр дный 15 выходы устройства, первый 16 и второй 17 управл ющие выходы коммутатора. Выход генератора 1 импульсов соединен с одним из входов блока 6 управлени и первым входом элемента И 2. Первый выход блока 7 местного управлени подключен ко входу счетчика 8 ад реса, выход которого соединен со входом дешифратора 9 адреса, вьисод которого подключен к адресному выходу 14 ус . тройства. Второй выход блока 7 местного управлени соединен с первым входом формировател Ю разр дного тока, второй вход которого подключен к выходу блока 6 управлени , а выход - к разр дному выходу 15 устройства. Вход блока 5 индикации соединен со входом устройства. Вы ход элемента И 2 подключен к тактовы входам регистра 3 сдвига, установочные входы и выходы которого соединены с соответствующими входами коммутатора 4, выходы которого подключены ко входам элементов ИЛИ 11.1 - 11Л. Выход элемента ИЛИ 11.1 соединен со вторым входом элемента И 2. Выходы элемента ИЛИ 11.2 - 11(ц-1) подключены соответственно к другим входам блока управлени , кроме последнего. Первый и второй выходы блока местного управлени 7 соединены соответственно с выходом элемента ИЛИ И.П и с первым управл ющим выходом 16 коммутатора 4, второ управл ющий выход 17 которого подключен к последнему входу блока 6 управле ни . При этом выходы триггеров 3. 3(Ц-1) регистра 3 сдвига соединены со ответственно с установочными входами триггеров 3.1 и 3.2 щинами 12 и 13 обратной св зи. Установочные и тактовы входы и выходы триггеров 3.1 - 3/i под ключены к соответствующим входам и выходам регистра 3 сдвига. Первый и второй входы провер емой запоминающей матрицы 18 поцк/почены соответственно к адресному 14 и paзp ш o v y 15 выходам устройства, ,1 выход - ко входу устройства . Устройство работает слео пощим образом . Сигнал генератора 1 импульсов через элемент И 2 поступает на первый триггер 3.1 регистра 3 сдвига и записывает 1 в регистр 3 сдвига. Коммутаци установочных входов и выходов триггеров 3.1 - З.Ц регистра 3 сдвига между собой и входами элементов ИЛИ 11.1 - 11.П зависит от заданной программы токовой проверки, при этом каждый из триггеров может использоватьс в любом такте программы. Если программой предусмотрено зацикливаиие одной операции и если, например , в первом такте (Запись) будет использован первый триггер 3.1, то выход этого триггера соединен коммутатором 4 со входом первого элемента ИЛИ 11.1, с выхода которого на элемент И 2 подаетс сигнал запрета дл поступлени импульсов генератора I на регистр 3 сдвига. Импульсы генератора I поступают в пересчетную схему (на чертеже не показана) блока 6 управлени , а с выхода блока 6 управлени поступают сигналы на вход формировател 10 разр дного тока и вход блока 7 местного управлени . Выходные сигналы с выходов дешифратора 9 ащэеса и фор мировател 10 разр дного тока поступают : на выходы, провер емой матрицы 18. После окончани этого такта снимаетс сигнал запрета с элемента И 2, импульсы генератора 1 сдвигают , записанную в первом триггере 3.1 регистра 3 сдвига, в следующий триггер (3.2). Дл осуществлени зацикливани нескольких операций, например Неразрущающее считывание и Разрушение , оздаетс замкнута св зь по ,щине 13, обеспечивающа продвижение при поступлении импульсов от генератора 1 в выбранной группе триггеров регистра 3 сдвига. Цикл проверки одного афеса заканчиваетс тактом Чтение. Результатом проверки вл етс оценка выходного сигала с провер емой матрицы 18 блоком ндикации 5 и занесение координат следующего адреса в блок 7 местного управени и формирователь 1О разр дного ока при поступлении сигналов с первого правл ющего выхода 16 коммутатора 4. По первому входу блока 7 местного правлени осуществл етс управление еверсом счетчика 8 адреса при такте