SU832557A1 - Устройство дл контрол типовыхэлЕМЕНТОВ зАМЕНы - Google Patents

Description

Изобретение относитс  к контролю устройств вычислительной техники и . может быть использовано дл  нахоадени  дефектов в типовых элементах замены ЦВМ. Известно устройство поиска дефектов в логических блоках, которое позвол ет контролировать типовые эле менты замены 1 . Однако при использовании этого -устройства на поиск всех дефектов затрачиваетс  значительное врем . Наиболее близким техническим реше нием к предлагаемому  вл етс  устрой ство дл  нахождени  кратных неисправ ностей в схемах ЦВМ. Это устройство позвол ет отыскивать дефекты одновременно в нескольких объектах. Устройство содержит генератор импульсов , элементы ИЗЖ, стробирующие, бло кирующие и управл ющие ключ, деимфратор ,-линию задержки, счетчик импульсов , триггер остановки, трипер последнехо C4eT4ttKa, кнопки Сброс и Пуск, накапливающий сумматор , индикатор совпадени , схему сборки, иидикатС5|Г исправности 2. Недостаток устройства - значительные затраты времени на поиск дефектов . Цель изобретени  - повышение быстр од ейств   устройства. Поставленна  цель достигаетс  тем, что в устройство введен 6jioK оперативной пам ти, первый управл ющий вход которого соединен с выходом блока управлени  и управл ющим входом генератора тестов, второй управл ющий вход - с выходом элемента 1ШИ, группа информационных входов - со второй группой входов блока индикации и группой входов дешифратора, группа информационных выходов - с группой информационных входов -генератора тестов . блок оперативной пам тиг содержит последовательно соединенные первый и второй узлы пепм ти, iin(l)op8 мационные входы первого узла пам ти  вл ютс  ии ормационными входаьш бло ка, управл ющий вход - вторым управл ющим входом блока, информационные выходы второго узла пам ти  вл ютс  информационными выходами блока, уп-. равл ющий вход - первым управл ющим входом блока. Это позвол ет после обнаружени  очередного дефекта тест (генератор тестов возвращать не в исходное состо ние, а в состо ние, соответствующее . моменту обнаружени  предыду щего дефекта, В результате участок теста, на котором не обнаруживались дефекты, не повтор етс  несколько ра На фиг, 1 представлена структурна схема устройства)на фиг. 2 - временна  диаграмма работы устройства. Устройство содержит блок 1 управлени , генератор 2 тестов, блок 5 оперативной пам ти, состо щий из последовательно соединенных первого уз ла 3 пам ти и второго узла 4 пам ти, генератор 6 импульсов, N контролируемых типовых элементов 7 замены, коммутатор 8, элементов 9 неравнозначности , элементы 0 ИЛИ, блок 11 индикации, дешифратор 12, Устройство работает следующим образом, По команде блока 1 управлени  (св зь дл  упрощени  на чертеже не по казана) устаналиваютс  в исходные состо ни  генератор 2 тестов, первый узел 3 пам ти и второй 4 узел пам ти блока 5 оперативной пам ти. Затем по команде Пуск блока 1 управлени  последовательно осуществл ютс  следующие операции: генератор 2 тестов устанавливаетс  в состо ние , соответствующее содержимому второго узла 4 пам ти, а содержимое первого узла 3 пам ти блока 5 оперативной пам ти переписьшаетс  во второй узел 4 пам ти блока 5 оперативной пам ти. По этой же команде генератор 6 импульсов начинает вырабатывать импульсы рабочей частоты, поступление которы в генератор 2 тестов вызывает генерацию тестовых сигналов. Эти сигнал подаютс  на контролируемые типовые элементы 7 замены таким образом, чт на идентичных входах всех контролируемых элементов 7 действуют одинаковые сигналы. Выходные сигналы кон ролируемых элементов 7, пройд  чере коммутатор 8, попадают на И N-BX 4 овых элементов 9 неравнозначности, где N - количество контролируемых типовых элементов 7 замены,а Ичисло выходов одного типового элемента 7 замены. Причем коммутатор 8 обеспечивает подключение идентичных выходов контролируемых типовых элементов 7 замены к одному и тому же элементу 9 неравнозначности . Если на каком-то К-ом выходе любого из контролируемых типовых элементов 7 замены на i -ом тестовом сигнале по вл етс  сигнал неадекватный сигналам на К-ых выходах остальных контролируемых типовых элементах 7 замены, то срабатывает К-ый элемент 9 неравнозначности . Выходной сигнал (команда Останов) К-ого элемента 9 неравнозначности через, элемент 10 ИЛИ прекращает генерацию импульсов рабочей частоты генератора 6 импульсов и тем самым прекращает работу генератора 2 тестов. Эта же команда разрешает запись состо ни  генератора 2 тестов в первый узел 3 пам ти блока 5 оперативной пам ти. Кроме того, логические состо ни  (О или 1) выходов всех контролируемых типовых элементов 7 замены и генератора 2 тестов индицируютс  с помощью блока 1I индикации, по показани м которого определ етс  неисправный типовой.элемент 7 замены и су цествующий в. нем дефект. После обнаружени  и фиксации дефекта блока 1 управлени  вновь вырабатывает команду Пуск. По этой команде генератор 2 тестовустанавливаетс  в состо ние, соответствующее содержимому второго узла 4 пам ти блока 5 оперативной пам ти, а состо ние -t-f первого узла 3 пам ти блока 3 оперативной пам ти заноситс  во .второй узел 4 пам ти ёлока 5 оперативной пам ти. В таблице показана последовательность переходов -состо ний генератора 2 тестов, первого и второго узлов 3,4 пам ти блока 5 оперативной пам ти по командам Останов, соответствующим моментам обнаружени , дефектов, и Пуск. Рассмотрим временную диаграмму, которую можно интерпретировать, как граф переходов состо ний генератора 2 тестов, поиска дефектов в двух контролируемых типовых элементах 7 замены , реализуемую в известном устройстве на примере двух дефектов в первом и трех - во втором типовых элементах 7 замены (фиг. 2 а). Вершины i р и-Ь, обозначают начало и конец теста, врем  генерировани  которого Т.

ч Вершины - соответствуют номентам (состо ни м)обнаружени  -го дефекта в j -ом типовом элементе 7 замены, а вершины tnT повторным запускам теста. Реализуемый в известном устройстве принцип основан на повторных запусках теста с начального

состо ни  после обнаружени  кавдого дефекта. Последний прогон теста свидетельствует об исправности обоих типовых элементов 7 замены.Временна  диаграмма, поиска Дефектов в тех же типовых элементах 7 замены, реализуема  в предпагаемом устройстве, показан на фиг. 2 б. Между обозначени ми на фиг, 2 и таблицей существует следуищее соответствие

Claims (1)

1. Ч ,2 г 5 2 ч Как видно из фиг. 2 б, при повторных запусках тест начинаетс  не сначала, а с состо ни , соответств щегр моменту обг1 руже}т  предьщуще дефекта, В результате этого суммар врем  поиска всех дефектов сокраща с . Если на всей длине теста э кон ролируемых типовых элементах 7 замены не обнаружено ни одного дефек та, то не срабатывает ни один элемент 9 неравнозначности. Прекращени проверки производитс  при по влении на выходах генератора 2 тестов последнего тестового сигнала, который вьщел етс  дешифратором 12 и через элемент ИЛИ 10 останавливает генератор 6 импульсов. При этом исправность всех контролируемых типовых элементов 7 замены индицируетс  бло ком 11 индикации. Выигрыш во времен от применени  предлагаемого устройс по сравнению с известным можно опре делить следующим образом: T-..t,),-r, ,где Т/( -/суммарное врем  поиска всех дефектов в известном устройстве; . ,,,.ti,.,u,,, где |сумг-арное врем  поиска всех дефектов в предлагаемом устройстве. т т ТиГТт Oчeвиднoj что отношетше T-t/Ti 7 1, т. е. предлагаемое устройство обеспечивает , сокращение времени поиска всех дефектов, следовательно, повышает быстродействие. Формула изобретени  1. Устройство дл  контрол  типовы элементов замены,содержащее генера7 тор тестов, группа информационных выходов которого подключена ко входам контролируемых элементов и к группе входов дешифратора, выход которого подсоединен к первому входу элемента ИЛИ, выходом подключенного к первому управл ющему входу генератора импульсов, второй управл ющий вход которого соединен с выходом блока управлени , а выход - с входом синхронизации генератора тестов, выходы контролируемых элементов подключены ко входам коммутатора, группы выходов которого подключены к группам входов соответствующих элементов неравнозначности и первой группе входов блока индикации, выходы элементов неравнозначности соединены с соответствующими входами элемента ИЛИ, о тли чающеес   тем, что с целью повышени  быстродействи  устройства, оно содержит блок оперативной пам ти, первый управл ющий вход которого соединен с выходом блока управлени  и управл ющим входом генератора тестов, второй управл ющий вход - с выходом элемента ИЛИ, группа информационных входов - со второй группой входов бло- . ка индикации и группой входов дешифратора , группа информационных выходов - с группой информационных входов генератора тестов, 2, Устройство по п, 1, отличающеес  тем, что блок оперативной пам ти содержит последовательно соединенные первый и второй узлы пам ти, информационные входы первого узла пам ти  вл ютс  информационными входами блока, управл ющий вход - вторым управл ющим входом блока, информационные выходы второ о узла пам ти  вл ютс  информационными выходами блока, управл ющий вход - первым управл ющим входом блока. Источники информации, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР № 378852, кл. S 06 F 11/00, 1968, 2,Авторское свидетельство СССР 533894, кл, G 06 Р 31/28, 1976 (прототип),

   Фил. 2