SU1372323A1 - Устройство дл группового контрол логических блоков - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  контрол  группы однотипных логических блоков. Цель изобретени  - повышение оперативности контрол . Устройство содержит группу логических блоков 1, генератор импульсов 2, элементы И 3-7, счетчик 8, генератор 9, триггеры 10, 11, блок пам ти начальных условий 12, регистр сдвига 13, регистр 14, элементы ИЛИ 15,16, коммутатор 17, блок индикации 18, коммутаторы 19, группу схем сравнени  20, кнопки Сброс 21, Пуск 22, переключатель режима работы 23, блок хранени  эталона 24. В случае обнаружени  ошибки по сигналу через элемент ИЛИ 15 из блока пам ти считываетс  код 100...О, что приводит к закрытию всех элементов коммутации коммутатора 17 и отключение выходов контролируемых блоков 1 от схем сравнени  20 и сн тию сигнала несовпадени . Единица из первого разр да регистра сдвига 13 последовательно продвигаетс  и открывает соответствующие элементы коммутации коммутатора 17, тем самым последовательно подключаютс  логические блоки. Процесс повтор етс  до обнаружени  сигнала несовпадени , и в блок индикации записываютс  номер неис- правного блока, номер теста, номер контакта, на котором произошло несовпадение . 2 ил. (Л

Description

ш

1

Ичобретеиие (ггиоситс  к нычисл - lejibHoii технике, в частности к уст- 1Н)Г|Стн;1М дл  обнаружени  ошибок и контрол  логических блоков.

Цель изобретени  - повышение опе- 1)лтивности контрол .

На фиг.1 представлена схема уст- poiicTBa; на фиг. 2 - схема сравнени . Устройство содержит группу логических блоков 1. 1 - 1 .N г енератор 2 импульсов , элементы И 3 - 7, счетчик 8, генератор 9 тестов, триггеры 10 и II, блок 12 пам ти начальных условий регистр 13 сдвига, регистр 14, эле- менть 1Ш11 15 и 16, коммутатор 17 на элементах И, блок 18 индикации, коммутаторы 19 с трем  состо ни ми на выходе, группу схем 20 сравнени , кнопки Сброс 21 и Пуск 22 и переключатель 23 режима работы, блок 14 хранени  эталона. Схема сравнени  (фиг.2) содержит (т+1)-входовую схем ДИОДНОЕ ИЛИ 25, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 26 и (т+1)-входовую схему ДИОДНОЕ И 27.

Вместо блока 18 индикации может быть использовано печатающее устройство с соответствующим блоком управлени  или блок св зи с ЭВМ высщего ранга.

Устройство работает следующим образом .

При замыкании кнопки Сброс 21 импульсы с выхода генератора 2 импульсов поступают на входы сброса блока 18 индикации счетчика 8 и регистра 14. При этом производитс  их установка в исходное состо ние. Од- новремеЕпю импульсы поступают на вход установки триггера 10 через элемент ИЛИ 16, на вход сброса триггера II и на один из адресных входов блока 12. При этом во всех разр дах регистра 13 сдвига, кроме последнего , записываютс  логические 1, . триггер И устанавливаетс  в нулевое а триггер 10 - в единичное состо ние Сигнал высокого уровн  с пр мого выхода триггера 10 разрешает прохождение импульсов от генератора 2 импульсов через элемент И 3 на счетный вход счетчика 8. Одновременно сигнал низкого уровн  с инверсного выхода триггера 10 закрывает элемент И 5. В процессе заполнени  счетчика импульсами генератор 9 тестов формирует на своих выходах тестовые комбинации сигналов, которые подаютс  од32

новременно на входы всех контролируемых логических блоков I. 1-1.Ыи блока 24. Поскольку регистр 14 обнулен , а в регистр 13 сдвига записаны логические 1, то на выходах всех элементов И коммутатора 17 присутствуют сигналы логической 1, которую поддерживают в открытом состо нии

коммутаторы 19. Поэтому выходные сигналы всех контролируемых блоков поступают на входы схем 20 сравнени  группы В случае совпадени  логических уровней всех одноименных сигналов , что свидетельствует об исправности всех контролируемых логических блоков, устройство работает до тех пор, пока на выходе Конец теста генератора 9 тестов не по вит о  сигнал низкого уровн . Этот сигнал запрещает прохождение импульсов через элемент И 3 на счетный вход счетчика В и одновременно инициирует формирование сообщени  об окончании теста

в блоке 18 индикации.

В том случае, -если в процессе прохождени  теста возникнет несоответствие значени  хот  бы одного из выходных сигналов логических блоков

значению одноименного сигнала блока 24 хранени  эталона соответствующа  схема сравнени  формирует сигнал несовпадени  уровн , которьш через элемент ИЛИ 15 поступает на входы

элементов И 4 и 5, на установочньй вход триггера 11 и на вход сброса триггера 10.

По переднему фронту сигнала несовпадени  происходит сброс триггера 10 и срабатывание, блока 12 по второму адресному входу. При этом обнул ютс  все разр ды регистра 13 сдвига , кроме первого. Это приводит к закрытию всех элементов И коммутатора 17, к отключению выходов всех контролируемых логических блоков от схем 20 сравнени  и к сн тию сигнала несовпадени . Задним фронтом сигнала несовпадени  устанавливаетс  в 1

триггер 11 и сигнал логической 1 с его пр мого выхода открывает элемент И 4.

Сброс триггера 10 приводит к запрету прохождени  импульсов от генератора 2 импульсов через элемент И 3 на счетчик 8 и разрешает их прохождение через элемент И 5 на сдвигающий вход регистра 13 сдвига. Поскольку кнопка Пуск 22 замкнута, импульсы

3

и 6 на

1

элемент

не нроход т чере  ИЛИ 16.

Поступление импульсов на вход управлени  сдвигом регистра 13 сдвига вызывает последовательное продвижение логической 1 по его разр дам При этом последовательно открываютс  соответствующие элементы И коммутатора 17 что приводит к последователь Ному подключению контролируемых логических блоков к схемам 20 сравнени . Поскольку состо ние логических блоков и блока 2Д зафиксировано, данный процесс продолжаетс  до тех пор, пока схемы сравнени  не обнаружат несовпадени  значени  хот  бы одного сигнала подключенного в данный момен логического блока со значением одноименного сигнала эталонного блока 24 При этом на выходе элемента ИЛИ 15 формируетс  сигнал несовпадени  высокого уровн , который через открытый элемент И 4 поступа нт на строби- рующий вход регистра 14 и вызьшает запись логической 1 в разр д регистра 14, соответствующий номеру обнаруженного неисправного блока.

По вившийс  при эток на инверсном выходе регистра 14 сигнал логического о закрывает соответствующий элемент И коммутатора 17 и отключает неисправный блок от схем 20 сравнениг. Одновременно этот сигнал инициирует запись в блок 18 индикации номера неисправного блока, номера такта тестовой последовательности, зафиксированного счетчиком 8, и номеров контактов контролируемого блока, на которых вы влено несовпадение сигналов .

Указанный процесс продолжаетс  до момента просмотра последнего IKOHT- ролируемого блока, после чего логическа  1 по вл етс  в последнем (М+2)-м разр де регистра 13 сдвига. Дальнейша  работа устройства зависит от положени  переключател  23 режима Если замкнуты 2 и 3-й контакты переключател  23 режима, то сигнал высокого уровн  с (N+2)-ro разр да регистра 13 сдвига не проходит на вход элемента ИЛИ 16, и устройство остаетс  зафиксированным в данном состо нии . Это дает возможность в случае вы влени  неисправных блоков с помощью дополнительной аппаратуры определить неисправные элементы в конт1372323

15

20

Q

5

0

5

0

5

0

5

ролируеьп гх блоках и произнести ргм(.н 1 последних„

Переход к поиску следуыщей неисправности в этом случае инициируетс  размыканием кнопки Пуск 22.

При размыкании кнопки Пуск 22 разрешаетс  прохождение импульсов от генератора 2 импульсов через элементы И 5 и 6 на вход элемента И.ПИ 16. По вление сигнала высокого уровн  на любом из входов элемента ИЛИ 16, в том числе и поступление сигнала высокого уровн  с выхода (N+2)-ro разр да регистра сдвига при замкнутых первом и третьем контактах переключател  23 режимов приводит к по влению сигнала логической 1 на его выходе. Передний фронт этого сигнала сбрасывает триггер в исходное состо ние и, попав на адресный вход блока 12, считывает из него код и записывает во все разр ды регистра 13 сдвига, кроме последнего, логические 1. Задний фронт сигнала с выхода элемента ИЛИ 16 устанавливает триггер 10 в состо ние 1. При этом вновь запрещаетс  прохождение импульсов на регистр 13 сдвига через элемент И 5 и разрешаетс  прохождение импульсов через элемент И 3 на счетный вход счетчика 8. Вновь Начинаетс  заполнение счетчика 8 и формирование тестовых воздействий генератором 9 тестов, т.е. схема продолжает работать по основному алгоритму с той лишь разницей, что в блоке индукции зарегистрированы номера неисправных блоков и номера тактов тестовой последовательности, на которых были обнаружены неисправности. Поскольку в регистре 14 записаны логические 1 в разр ды, соответствующие номерам неисправных блоков, то на входах соответствуюш 1х элементов И коммутатора 17 присутствуют сигналы низкого уровн , выходы неисправных блоков оказываютс  отключенными от схем 20 сравнени  и не вли ют на ход дальнейшего контрол .

Использование коммутаторов 19 с трем  состо ни ми на выходе и предложенной структуры схемы сравнени  (фиг.2) позвол ет достаточно просто нараршвать количество контролируемых логических блоков без существенного усложнени  устройства, а также отказатьс  от перестройки схем сравнени  при отключении и извлечении произвольного количества логических блоков.

Jro достигаетс  за счет nciiojujsoba- пи  особенностей схем /ШОДИОК И и

даодноЕ или.

Схема сравнени  работает следующим образом.

При совпадении логических уровней на всех входах схемы 20 сравнени  логические уровни на выходах схем ДИОДНОЕ И 27 и ДИОДНОЕ ИЛИ 25 также совпадают и на выходе элемента 25 неравнозначности имеетс  сиг}1ал низкого уровн . Если же присутствует сигнал, значение которого отличаетс  от остальных, то логические уровни сигналов на входах элемента 26 неравнозначности будут различными и на выходе элемента 26 неравнозначности по витс  сигнал несовпадени  высокого уровн . В то же врем  отсутствие вс кого сигнала на одном или нескольких входах схемы 20 сравнени  (обрыв но входам) не оказывает вли ни  на ее работу„

Наиболее эффективным  вл етс  использование устройства при функциональном контроле и разработке ТЭЗов. В этом случае производительность труда контролера возрастает в N раз по сравнению с традиционными последовательными методами контрол 

Claims (1)

1. Формула изобретени 

   Устройство дл  группового контрол  логических блоков,содержащее генератор тестов, блок индикации, генератор импульсов, кнопку сброса, кнопку пуска, два элемента И, два триггера, первый элемент ИЛИ, счетчик , регистр, первый коммутатор и группу схем сравнени , причем группа выходов Равно схем сравнени  группы соединена с первой группой информационных входов блока индикации и группой входов первого элемента ИЛИ выход которого соединен с входом сброса первого триггера и первым входом первого элемента И, выход которого соединен со стробирующим входом регистра, группа выходов пол  тестов генератора тестов  вл етс  группой выходов устройства дл  подключени  к группам входов контролируемых логических блоков группы, выход генератора импульсов соединен с первым входом второго элемента И и первым неподвижным контактом кнопки

   23236

   сброса, вьгкод второго элемента И сое- дпне)( со счетным входом счетчика, разр дные выходы которого соединены

   , с второй группой информациоиньгх входов блока индикации и с адресными входами генератора тестов, второй неподвижный контакт кнопки сброса соединен с входами сброса счетчика и

   10 второго триггера, о тличаю-. щ е е с   тем, что, с целью повышени  оперативности контрол , устройство содержит регистр сдвига, блок пам ти начальных условий, переключа 5 те;1Ь режима работы, коммутаторы с

   второго по (М+1)-й (N-число контролируемых однотипных логических блоков в группе), блок хранени  эталона, третий, четвертый и п тый элементы

   20 И и второй элемент ИЛИ, причем первый вход третьего элемента И соединен с выходом генератора импульсов, выход третьего элемента И соединен с первым входом четвертого элемента И и

   25 входом управлени  сдвигом регистра сдвига, разр дные выходы которого с второго по (М+1)-й соединены с информационным входами регистра и управл ющими входами первого коммутатора,

   30 группа информационных входов которого соединена с группой инверсных выходов регистра и с третьей группой информационных входов блока индикации, .вход разрешени  которого соединен с вторым неподвижным контактом кнопки сброса, первым входом второго элемента ИЛИ, первым адресным входом блока пам ти начальных условий и входом сброса регистра, выходы блока пам ти начальных условий соединены с информационными входами регистра сдвига, (М+2)-й разр дный выход которого подключен к первому неподвижному контакту переключател  режима работы , второй неподвижный и подвижный контакты которого подключены соответственно к щине нулевого потенциала устройства и второму входу второго элемента ИЛИ, выход которого соединен с единичным входом первого триггера,

   50

   35

   40

   45

   пр мой и инверсный выходы которого соединены с вторыми входами второго и третьего элементов И соответственно , выходы первого коммутатора соединены с управл ющими входами комму- 55 таторов с второго по (М+1)-й, информационные входы которых  вл ютс  входами устройства дл  подключени  к выходам контролируемых логических блоков группы, j -е выходы (j 1,..., m m-число выходов одного контролируемого логического блока группы) коммутаторов с второго по(М+1)-й соеди- немы с L-ми входами соответствующих схем сравнени  группы, (m+l)e входы которых соединены с выходами блока хранени  эталона, группа адресных входов которого соединена с группой выходов пол  тестов генератора тестов , выход признака конца теста которого соединен с третьим входом второго элемента И и входом блокировки блока индикации, при этом первый и второй неподвижные контакты кнопки

   пуска подключены к шине нулевого потенциала устройства и второму входу четвертого эпрмента И соответственно выход четвертого элемента И соединен с третьим входом второго элемента ИЛИ, пр мой и инверсный выходы второго триггера соединены с вторым входом первого элемента И и первым входом п того элемента И соответственно , выход п того элемента И соединен с вторым адресным входом блока пам ти начальных условий, а второй вход п того элемента И соединен с выходом первого элемента ИЛИ и с единичным входом второго триггера.

   Г

   W.1