SU1631546A1 - Устройство дл диагностировани цифровых блоков - Google Patents

Устройство дл диагностировани цифровых блоков Download PDF

Info

Publication number
SU1631546A1
SU1631546A1 SU884453416A SU4453416A SU1631546A1 SU 1631546 A1 SU1631546 A1 SU 1631546A1 SU 884453416 A SU884453416 A SU 884453416A SU 4453416 A SU4453416 A SU 4453416A SU 1631546 A1 SU1631546 A1 SU 1631546A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
input
outputs
synchronization
unit
Prior art date
Application number
SU884453416A
Other languages
English (en)
Inventor
Виктор Васильевич Данилов
Алексей Леонидович Колпаков
Валентин Тимофеевич Тяжев
Иван Николаевич Умнов
Original Assignee
Предприятие П/Я В-2203
Ленинградский электротехнический институт им.В.И.Ульянова (Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2203, Ленинградский электротехнический институт им.В.И.Ульянова (Ленина) filed Critical Предприятие П/Я В-2203
Priority to SU884453416A priority Critical patent/SU1631546A1/ru
Application granted granted Critical
Publication of SU1631546A1 publication Critical patent/SU1631546A1/ru

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и мо- кет быть использовано дл  контрол  работоспособности и поиска дефектов цифровых узлов и блоков. Цель изобретени  - расширение области применени  за счет возможности диагностировани  цифровых блоков с двунаправленными входами - выходами. Устройство содержит блок 1 управлени , два блока коммутаторов 2,10, блок регистров сдвига 3, блок сравнени  4, блок маскировани  5, блок инднкаипи 6, счетчик режимов 7, эталонный блок 8, блок задани  режима 9. 7 нл.

Description

Изобретение относитс  к автоматике и вычислительной технике, а именно к устройствам контрол  работоспособности и поиска дефектов цифровых узлов и блоков.
Цель изобретени  - расширение области применени  за счет возможности диагностировани  цифровых блоков с двунаправленными входами-выходами.
На представлена структурна  схема устройства на фиг.2 - структурна  схема блока управлени ; на фиг.З - структурна  схема второго блока коммутаторов; на фиг,4 - структурна  схема блока задани  режима; на фиг.5 - схема узла ввода и синхронизации блока управлени ; на фиг, б - схема второго узла синхронизации блока управлени ; на фиг.7 схема узла синхронизации блока задани  режима.
Устройство дл  диагностировани  цифровых блоков содержит блок 1 управлени , первый блок 2 коммутаторов блок 3 регистров сдвига, блок 4 сравнени , блок 5 маскировани , блок 6 индикации, счетчик 7 режимов, эта лонный блок 8, блок 9 задани  режима , второй блок коммутаторов 10 и объект 11 диагностировани .
Блок 1 управлени  состоит из узлов 12 и 13 синхронизации, узла 14 ввода и синхронизации.
Второй блок 10 коммутаторов выполнен на регистрах 15 и 16 и коммутаторах 17.
Коммутатор 17 образуют элемент И 18, элемент ИЛИ 19 и трехстабиль- ные элементы 20 и 21.
Блок 9 задани  режима содержит узел 22 синхронизации и генератор 23 тактов.
Узел 14 ввода и синхронизации состоит из счетчиков 24 и 25, дешифратора 26, элемента 27 задержки и блок 28 пам ти.
Узел 13 синхронизации содержит элемент И 29, триггеры 30 - 32, счетчик 33, дешифраторы 34 и 35, делители 36-38 частоты и элемент ИЛИ 39. Узел 22 синхронизации образуют элементы ИЛИ 40-42 элементы И 43 и 44, элементы 45 и 46 задержки и элементе НЕ 47.
Устройство дл  диагностировани  цифровых блоков работает следующим образом.
0
5
0
5
0
5
0
5
0
5
По команде с блока 1 управлени  устанавливаетс  в исходное состо ние счетчик 7 режимов. Тактовые импульсы от блока задани  режима посто нно поступают на эталонный блок 8 и объект 11 диагностировани . Поэтому в начальном состо нии блок 1 управлени  блокирует работу эталонного блока 8 и объекта 11 диагностировани  путем подачи долговременного сигнала начальной установки. Затем по командам с блока 1 управлени  из блока 28 в блоки 2 и 10 коммутаторов переписываютс  коммутационные тесты. Блок 2 коммутаторов в соответствии с коммутационными тестами задает конфигурацию обратных св зей, разр дность регистров сдвига, направление и частоту сдвига информации. Блок 10 коммутаторов в соответствии с коммутационными тестами осуществл ет разделение контактов эталонного блока 8 и объекта 11 диагностировани  на входные , выходные и двунаправленные. Затем из блока 28 в блок 3 регистров сдвига переписываетс  начальное сое то ние, в блок 5 маскировани  - код маскировани , в счетчик циклов блока 1 управлени  - количество циклов диагностировани . Определенное сочетание констант, т.е. коммутационных тестов, начального состо ни , кода маскировани , количества циклов, задает тот или иной режим диагностировани .
После этого блок 1 управлени  снимает сигнал начальной установки, блокирующий работу эталонного блока 8 и объекта 11 диагностировани . Будучи установлены в начальное состо ние, эталонный блок 8 и объект 11 диагностировани  начинают работу с выполнени  цикла считывани . При этом эталонный блок 8 выдает на блок 9 задани  режима сигнал считывани , по которому блок 9 задани  режима последовательно формирует две команды. Команда разреиени  считывани  подаетс  в блок 10 коммутаторов дл  переключени  на считывание двунаправленных шин эталонного блока 8 и объекта 11 ди- агночстировани . Команда разрешени  сравнени  подаетс  на блок 4 сравнени . Сравнение информации, вводимой в эталонный блок 8 и объект 11 диагностировани , позвол ет вы вить дефекты входных цепей объекта 11 диагностировани . Через врем , необходимое дл  осуществлени  цикла считывани , блок 9 задани  режима вырабатывает тактовый сигнал дл  блока 1 управлени . Тактовые сигналы от блока 9 задани  режима служат основой дл  формировани  в блоке 1 управлени  набора тактовых сигналов кратных частот , которые поступают в блок 3 регистров сдвига через блок 2 коммутато- ров. По тактовым сигналам в блоке 3 регистров сдвига формируютс  тестовые воздействи , поступающие на входы эталонного блока 8 и объекта 11
налов,во-вторых, блок 1 управлени  блокирует работу эталонного блока 8 и объекта 11 диагностировани . Затем содержимое счетчика 7 режимов увели-( чиваетс  на единицу, после чего производитс  запись констант, определ ющих следующий режим диагностировани  .
Если при попытке считать коммутационный тест с блока 28 блока 1 управлени  поступает метка конца теста поиска дефектов, то работа устройства прекращаетс , а от блока
диагностировани  через блок 10 комму- 15 управлени  на блок 6 индикации
таторов. При этом в блоке 5 маскировани  на основании анализа содержимого счетчика циклов блока 1 управлени  и кода маскировани , вырабатываютс  сигналы запрета считывани , которые 20 поступают на блок 3 регистров сдвига и предотвращают поступление на входы эталонного блока 8 и объекта 11 диагностировани  запрещенных комбинаций .25
Вывод ответных реакций из эталонного блока 8 и объекта 11 диагностировани  осуществл етс  во врем  цикла записи. В этом случае эталонный блок 8 выдает на блок 9 задани  30 режима сигнал записи, по которому формируема команда разрешени  сравнени  дл  блока 4 сравнени . По команде разрешени  сравнени  в блоке 4 сравнени  производитс  сравнение ответных реакций эталонного блока 8 и объекта 11 диагностировани  и в случае их различи  вырабатываетс  сигнал несравнени , который поступает в блок.1 управлени . В случае получени  сигнала несравнени  блок 1 управлени  останавливает работу устройства и вырабатывает сигнал на блок 6 индикации,разрешающий индикацию содержимого счетчика циклов д$ блока 1 управлени  и счетчика 7 режимов . При отсутствии сигнала несравнени  работа устройства продолжаетс . При этом количество подаваемых на объект 11 диагностировани  и эта- 50 лонный блок 8 тестовых воздействий определ етс  содержимым счетчика циклов блока 1 управлени . После подачи заданного количества тестовых воздействий осуществл етс  переход к $5 следующему режиму диагностировани . При этом, во-первых, прекращаетс  поступление с блока 1 управлени  на блок 3 регистров сдвига тактовых сиг35
40
поступает сигнал, разрешающий инд кацию сообщени  Дефект не найден
Работа блока 1 управлени  (см фиг.2) начинаетс  с по влени  на тановочном выходе первого узла 12 синхронизации единичного сигнала сброса (СВР), который поступает входы узла 14 ввода и синхронизац второго узла 13 синхронизации и чика 7 режимов и устанавливает их исходное состо ние. Затем с устан вочного выхода второго узла 13 си ронизации единичный сигнал СВР МП поступает на эталонный блок 8 и объект 11 диагностировани , блоки их работу. Затем с выходов первог узла 12 синхронизации на входы уз 14 ввода и синхронизации начинают поступать единичные управл ющие с налы в следующей последовательнос чтение (ЧТ), строб (СТР), увеличе на единицу содержимого счетчика а са (+1СЧА). По этим сигналам узел 14 ввода и синхронизации осуществ ет последовательное считывание ин формации из блока 28 и формирова сигналов записи в следующем пор д Сначала на информационных выходах узла 14 ввода и синхронизации пос довательно по вл ютс  коммутацион тесты КТ1-КТЗ, которые записывают в блок 2 коммутаторов по сигналам ЗПКТ1-ЗПКТЗ. Затем на информацион ных выходах узла 14 ввода и синхр низации последовательно по вл ютс коммутационные тесты КТ4, КТ5, ко рые записываютс  в блок 10 коммут торов по сигналам ЗПКТ4, ЗПКТ5. Н информационных выходах узла 14 вв и синхронизации последовательно п  вл ютс  НС-начальное состо ние ( ПСП, код маскировани  (КМ), колич во циклов (КЦ), сопровождающиес  налами записи ЗПНС, ЗПКМ, ЗПКЦ, к
0 5
0 $ 0 5
5
0
поступает сигнал, разрешающий индикацию сообщени  Дефект не найден.
Работа блока 1 управлени  (см. фиг.2) начинаетс  с по влени  на установочном выходе первого узла 12 синхронизации единичного сигнала сброса (СВР), который поступает на входы узла 14 ввода и синхронизации второго узла 13 синхронизации и счетчика 7 режимов и устанавливает их в исходное состо ние. Затем с установочного выхода второго узла 13 синхронизации единичный сигнал СВР МП поступает на эталонный блок 8 и объект 11 диагностировани , блокиру  их работу. Затем с выходов первого узла 12 синхронизации на входы узла 14 ввода и синхронизации начинают поступать единичные управл ющие сигналы в следующей последовательности: чтение (ЧТ), строб (СТР), увеличение на единицу содержимого счетчика адреса (+1СЧА). По этим сигналам узел 14 ввода и синхронизации осуществл ет последовательное считывание информации из блока 28 и формирование сигналов записи в следующем пор дке. Сначала на информационных выходах узла 14 ввода и синхронизации последовательно по вл ютс  коммутационные тесты КТ1-КТЗ, которые записываютс  в блок 2 коммутаторов по сигналам ЗПКТ1-ЗПКТЗ. Затем на информационных выходах узла 14 ввода и синхронизации последовательно по вл ютс  коммутационные тесты КТ4, КТ5, которые записываютс  в блок 10 коммутаторов по сигналам ЗПКТ4, ЗПКТ5. На информационных выходах узла 14 ввода и синхронизации последовательно по вл ютс  НС-начальное состо ние (НС) ПСП, код маскировани  (КМ), количество циклов (КЦ), сопровождающиес  сигналами записи ЗПНС, ЗПКМ, ЗПКЦ, кото
рые поступают на блок 3 регистров сдвига, блок 5 маскировани  и второй узел 13 синхронизации. Затем о выхода узла 14 ввода и синхронизации на входы первого 12 и второго 13 узлов синхронизации поступает единичный сигнал пуска генератора (ПУСК ГТ) тактовых сигналов, по которому первый узел 12 синхрониазции прекращает формирование управл ющих сигналов ЧТ, СТР, +1СЧА, а на выходе СВР МП второго узла 13 синхронизации снимаетс  единичный сигнал, блокирующий работу эталонного блока 8 и объекта 11 диагностировани , Затем на вход ТАКТ блока 1 управлени  от блока 9 задани  режима начинают поступать тактовые импульсы, на основе которых второй узел 13 синхронизации формирует набор тактовых сигналов с частотами, необходимыми дл  сдвига информации в блоке 3 регистров сдвига . Второй узел 13 синхронизации, сформировав заданное число тактовых сигналов, определ емое КЦ, прекращает работу и выставл ет единичные сигналы на выходах конца режима (КР) и СВР МП. Сигнал КР поступает, во- первых, на счетчик 7 режимов, увеличива  его содержимое на единицу; во-вторых, на первый узел 12 синхронизации , иницииру  формирование сигналов ЧТ, СТР, +1СЧА, т.е. работа блока 1 управлени  повтор етс .
Работа блока 1 управлени  прекращаетс  в двух случа х.
1.При поступлении сигнала несрав , нени  (НСРВ) от блока 4 сравнени  на
вход второго узла 13 синхронизации во врем  формировани  тактовых сиг-ч налов. При этом, во-первых, на выходах второго узла 13 синхронизации прекращаетс  формирование тактовых сигналов; во-вторых, на выходах разрешени  индикации (ИНД1) и СВР МП по вл ютс  единичные сигналы. Сигнал ИНД1, поступа  на вход блока 6 индикации , разрешает индикацию номера цикла (НЦ), присутствующего на группе выходов второго узла 13 синхронизации , а также содержимого счетчика 7 режимов.
2.При считывании метки конца теста поиска дефектов (КТЦД). Метка
,КТЦД по вл етс  на информационных вы ходах узла 14 ввода и синхронизации при попытке считывани  очередного КТ1 и распознаетс  вторым узлом 13
синхронизации При этом, во-первых, на выходе КТПД второго узла 13 синхрнизации по вл етс  сигнал с активным нулевым уровнем, который поступает на вход первого узла 12 синхронизаци и останавливает его работу, во-вторых , с выхода ИНД2 единичный сигнал поступает на блок б индикации и раз« решает индикацию сообщени  Дефект не найден.
Блок 10 коммутаторов работает следующим образом.
В зависимости от назначени  внешнего контакта эталонного блока 8 и объекта 11 диагностировани  коммутатор 17, соответствующий данному контакту , устанавливаетс  в одно из тре возможных состо ний: коммутатор 17, подключенный к входному контакту, устанавливаетс  в нормально открытое состо ние; коммутатор 17. подключенный к двунаправленному контакту, устанавливаетс  в состо ние высокого сопротивлени , открыва сь лишь по разрешающему сигналу чтени  коммутатора (ЧТК), коммутатор 17, подключенный к выходному контакту, устанавливаетс  в состо ние высокого сопротивлени  .
Управл ющие сигналы на коммутаторы 17 поступают от регистров 15 и 16, в которые перед началом работы по сигналам ЗПКТ4, ЗПКТ5 от блока 1 управлени  загружаютс  коммутационные тесты КТ4, КТ5. Коммутационный тест КТ4, хран щийс  в регистре 15 выдел ет коммутаторы 17 9 подлежащие установке в нормально открытое состо ние. В этом случае, единица , поступающа  с соответствующего выхода регистра 15 через элемент ИЛИ 19 на управл ющие входы трехста- бильных элементов 20 и 21, обеспечивает прохождение сигналов от блока 3 регистров сдвига на входы эталонного блока 8 и объекта 11 диагностировани . Нули, хран щиес  в некоторых разр дах регистра 15, означают, что эти разр ды соответствуют либо двунаправленным, либо входным контактам эталонного блока 8 и объекта 11 диагностировани . Коммутационный тест КТ5, хран щийс  в регистре 16, из оставшихс  незадействованными на КТ4 коммутаторов выдел ет те, которые должны открыватьс  только по разрешающему сигналу ЧТК, поступающему от- блока 9 задани  режима. В
этом случае единица поступает с соответствующего выхода регистра 16 на вход элемента И 18, разреша  прохождение через него единичному сигналу ЧТК. Сигнал ЧТК, поступа  через элементы И 18, ИЛИ 19 на управ ющие входы трехстабильных элементов
20 и 21, разрешает считывание эталонному блоку 8 и объекту 11 диагностиро вани  информации из блока 3 регистров сдвига. Нули, хран щиес  в оставшихс  разр дах регистра 16, означают, что эти разр ды соответствуют выходным контактам.
Блок 9 задани  режима работает следующим образом.
Сначала в блок 9 устанавливаетс  съемный узел 22 синхронизации, соответствующий данному объекту диагности ровани . Дальнейшую работу блока 9 рассмотрим на примере объекта диагностировани  в виде центрального процессорного элемента серии 58П.
С выходов генератора 23 тактов на эталонный блок 8 и объект 11 диагностировани  посто нно подаютс  тактовые сигналы Ф1, Ф2. Тактовый сигнал Ф1, кроме того,поступает на вход узла 22 синхронизации. При поступлении на вход узла 22 синхронизации единичного сигнала ЧТ от эталонного блока 8 на его выходах формируютс  следующие сигналы: во-первых, сигнал разрешени  сравнени  (РЗС) поступающий на блок 4 сравнени ; во-вторых, через врем , необходимое дл  выполнени  цикла считывани  эталонным блоком 8 и объектом 1i диагностировани , сигнал ТАКТ, поступающий в блок 1 управлени . При поступлении сигнала ЗП узел 22 синхронизации формирует только сигнал РЗС.
В том случае, если в процессе тестировани  эталонный блок 8 и объект 11 диагностировани  оказываютс  в режиме ожидани  или захвата шин, когда эталонный блок 8 не может форировать сигналы ЗП и ЧТ, на входы подтверждени  захвата (ПЗХВ) или ожидание (ОВД) поступает единичный сигнал, по которому узел 22 синхронизации формирует сигналы РЗС и ТАКТ, использу  тактовый импульс Ф1 от ге- нератора 23 тактов.
Второй узел 13 синхронизации работает следующим образом.
Сначала на вход СВР приходит единичный сигнал, который устаиавлйва0
5
0
5
0
5
0
5
0
5
ет в нулевое состо ние, во-первых, триггеры 30 и 31, во-вторых, через элемент ИЛИ 39 триггер 32. При этом с инверсного выхода триггера 32 единичный сигнал СВР МП поступает на эталонный блок 8 и объект диагностировани  11, блокиру  их работу. Затем на группу информационных входов от узла 14 ввода и синхронизации посту14 пает КЦ, которое записываетс  в счетчик циклов 33 по сигналу ЗПКЦ от узла 14. Затем на вход ПУСК ГТ от узла 14 ввода и синхронизации поступает единичный сигнал, который устанавливает в единицу триггер 32, сни ма  единичный сигнал на выходе СВР МП. Единичный сигнал с пр мого выхода триггера 32 поступает на вход элемента И 29, разреша  прохождение через него сигналов с входа ТАКТ. Тактовые сигналы, проход  через элемент И 29, поступают, во-первых, на вычитающий вход счетчика 33, во-вторых, на выход элемента И 29, в-третьих, на линейку делителей 36-38 частоты. Группа тактовых сигналов с выходов элемента И 29 и делителей 36-38 частоты поступает на входы блока 2 коммутаторов . Поступление единичных сигналов на вычитающий вход счетчика циклов 33 вызывает последовательное уменьшение его содержимого от некоторого начального значени  КЦ до нул . При этом НЦ, соответствующий содерт жимому счетчика циклов 33, поступает на группы информационных входов блока 5 маскировани  и блока 6 индикации . Работа второго узла 13 синхронизации прекращаетс  в трёх случа х.
Во-первых, при поступлении на вход НСРВ единичного сигнала от блока 4 сравнени . Сигнал НСРВ устанавливает в единицу триггер 30, проход  через элемент ИЛИ 39, сбрасывает в ноль триггер 32. Единичный сигнал ИНД1 с пр мого выхода триггера 30 поступает на блок 6 индикации, разреша  индикацию НЦ и содержимого счетчика 7 режимов . Единичный сигнал СВР МП с инверсного выхода триггера 32 поступает на эталонный блок 8 и объект 11 диагностировани , блокиру  их работу.
Нулевой сигнал с пр мого выхода триггера 32 запрещает дальнейшее прохождение тактовых сигналов через элемент И 29 на блок 2 коммутаторов. Во-втЬрых, при достижении счетчи .ком циклов 33 нулевого состо ни  на
выходе дешифратора 35 формируетс  единичный сигнал, который, проход  через элемент ИЛИ 39, сбрасывает в ноль триггер 32; как сигнал КР поступает на первый узел синхронизации 12 и на счетчик 7 режимов, увеличива  его состо ние на единицу. Единичный сигнал СВР МП с инверсного выхода триггера 32 поступает на эта- лонный блок 8 и объект 11 диагностировани , блокиру  их работу. Нулевой сигнал с пр мого выхода триггера 32 запрещает дальнейшее прохождение тактовых сигналов через элемент, И 29 на блок 2 коммутаторов.
В-третьих, при поступлении на группу информационных входов метки конца теста поиска дефектов (КТПД) на выходе дешифратора 34 фор- мируетс  единичный сигнал, который устанавливает в единицу триггер 31. С инверсного выхода триггера 31 сигнал КТПД с активным нулевым уровнем поступает на вход первого узла 12 синхронизации и останавливает его. С пр мого выхода триггера 31 iединичный сигнал ИНД2 поступает на вход блока 6 индикации, разреша  индикацию сообщени  Дефект не найден
Узел 14 ввода и синхронизации работает следующим образом.
Сначала СВР от первого узла 12 синхронизации устанавливает в ноль счетчики 24 и 25. Затем на входы ЧТ, СТР. + 1СЧА от первого узла 12 синхронизации начинают последовательно поступать единичные сигналы, вызыва  соответственно считывание с ПЗУ 2 стробирование дешифратора 26 и увели чение на единицу содержимого счетчиков 24 и 25. Каждому состо нию счетчика 24, коэффициент пересчета которго равен восьми, соответствует возможность по влени  единичного сигна- ла на одном из восьми выходов дешифратора 26. При этом единичные сигнал записи на выходах дешифратора 26 по вл ютс  только на врем  присутстви  единицы на его входе стробировани . Сигналы ЧТ и СТР приход т с перекрытием во времени, что позвол ет последовательно переписывать из ПЗУ 28 в блоки 2 и 10 коммутаторов, в блок регистров сдвига, в блок 5 маскировани  и во второй узел 13 синхронизации необходимую дл  их работы информацию . При этом единичный сигнал с восьмого выхода дешифратора 26 до
c
Q 5 0
д 5 Q
5
5
полнительно приходит на вход элемен - та задержки 27 и через врем , определ емое элементом задержки как сигнал ПУСК ГТ, поступает на входы первого 12 и второго 13 узлов синхронизации .
Узел 22 синхронизации работает следующим образом.
Единичный сигнал с входа ЧТ поступает , во-первых, на вход элемента ИЛИ 42, во-вторых, как сигнал ЧТК на блок 10 коммутаторов дл  переключени  на считывание двунаправленных шин эталонного блока 8 и объекта 11 диагностировани . С выхода элемента ИЛИ 42 единичный сигнал поступает, во-первых, на вход элемента 45 задержки; во-вторых, через элемент ИЛИ 41 на входы элементов И 44 и задержки 46. Через врем , необходимое дл  переключени  блока 10 коммутаторов на считывание и определ емое элементом 46 задержкиs на выходе элемента И 44 формируетс  сигнал РЗС, который поступает на блок 4 сравнени . Затем через врем , необходимое дл  выполнени  цикла считывани  эталонным блоком 8 и объектом 11 диагностировани  и определ емое элементом задержки 45, с выхода элемента задержки 45 сигнал ТАКТ поступает на блок 1 управлени . На выходе РЗС единица формируетс  также при поступлении на вход ЗП сигнала с активным нулевым уровнем , который, инвертиру сь элементом НЕ 47, проходит через элементы ИЛИ 41, задержки 46 и И 44. Единичные сигналы с входов подтверждени  захвата (ПЗХВ) или ОЖД, проход  через элемент ИЛИ 40 на вход элемента И 43, разрешает прохождение через него сигналу Ф1 от генератора 23. В этом случае сигнал Ф1 действует аналогично сигналу ЧТ, формиру  единицы на выходах РЗС и ТАКТ.

Claims (1)

  1. Формула изобретени 
    Устройство дл  диагностировани  цифровых блоков, содержащее блок управлени , первый блок коммутаторов, блок регистров сдвига, блок сравнени , блок маскировани , блок индикации , счетчик режимов, эталонный блок, причем перва  группа выходов блока управлени  соединена с группой входов разрешени  индикации блока индикации, выход несравнени  блока
    сравнени  соединен с входом ошибки блока управлени , втора  группа выходов которого соединена с группой входов маски блока маскировани , труп- вой входов начального состо ни  блока регистров сдвига и группой управл ющих входов первого блока коммутаторов , группа входов синхронизации которого соединена с третьей группой выходов блока управлени , четверта  группа выходов которого соединена с группой входов синхронизации счетчика режимов, группа информационных выходов которого соединена с первой группой информационных входов блока индикации, втора  группа информационных входов которого соединена с п той группой выходов блока управлени  и группой информационных входов блока маскировани , вход разрешени  записи которого соединен с первым выходом блока управлени , второй выход которого соединен с входом разрешени  записи блока регистров сдвига , вход блокировки считывани  которого соединен с выходом блока маскировани , группа разр дных входов-выходов блока регистров сдвига соединена с группой информационных в ходов- выходов первого блока коммутаторов, группа выходов которого соединена с группой входов синхронизации блока регистров сдвига, причем блок управлени  содержит два узла синхронизации, узел ввода и синхронизации, выход начальной установки первого узла синхронизации соединен с первым выходом четвертой группы выходов блока управлени , входом начальной установки второго узла синхронизации и входом начальной установки узла ввода и синхронизации, группа входов синхронизации которого соединена с группой выходов первого узла синхронизации, вход запуска которого соединен с первым выходом узла ввода и синхронизации и входом запуска второго узла синхронизации, первый выход которого соединен с первым входом останова первого узла синхронизации, второй вход останова которого соединен с вторым выходом второго узла синхронизации и вторым выходом четвертой группы выходов блока управлени , перва  группа выходов которого соединена с первой группой выходов второго узла синхронизации, втора  группа выходов которого соединена с п той группой
    0
    0
    5
    0
    5
    0
    5
    0
    5
    выходов блока управлени , первый выход которого соединен с первым выходом узла ввода и синхронизации, второй выход которого  вл етс  вторым выходом блока управлени , втора  группа выходов которого соединена с группой информационных выходов узла ввода и синхронизации и группой входов начального услови  второго узла синхронизации, стробирующий вход которого соединен с третьим выходом узла ввода и синхронизации, перва  группа выходов которого вместе с третьей группой выходов второго узла синхронизации  вл етс  третьей группой выходов блока управлени , вход ошибки которого соединен с входом останова второго узла синхронизации, вход синхронизации блока управлени  соединен с входом синхронизации второго узла синхронизации, третий выход которого  вл етс  установочным выходом блока управлени , шеста  группа выходов которого соединена с второй группой стробирутощих выходов узла ввода и синхронизации, отличающеес  тем, что, с целью расширени  области применени  за счет возможности диагностировани  цифровых блоков с двунаправленными
    -входами-выходами, в него введены блок задани  режима и второй блок коммутаторов, причем группа информационных выходов блока регистров сдвига соединена с группой информационных входов второго блока коммутаторов , группа управл ющих входов которого соединена с второй группой выходов блока управлени , установочный выход которого соединен с установочным входом эталонного блока и  вл етс  установочным выходом устройства дл  подключени  к установочному входу объекта диагностировани , вход разрешени  сравнени  блока сравнени  соединен с первым выходом блока задани  режима, второй выход которого соединен с входом синхронизации блока управлени , шеста  группа выходов которого соединена с группой входов разрешени  записи второго блока коммутаторов, вход,разрешени 
    .чтени  которого соединен с гретым выходом блока задани  режима, группа входов которого соединена с группой выходов эталонного блока, группа входов синхронизации которого соединена с группой выходов блока задани  режима и  вл етс  группой выходов синхронизации устройства дл  подключени  к группе входов синхронизации объектов диагностировани , перва  группа информационных выходов второго блока коммутаторов соединена с группой информационных входов-выходов эталонного блока и первой группой информационных входов блока сравнени , вто
    п
    5
    t
    I
    с:
    I
    СВР
    -
    KW
    КР
    Om5n.ltНСРВ
    От 6л. 9
    ТАКТ
    Фиг. 2
    ра  группа информационных входов которого соединена с второй группой информационных выходов второго блока коммутаторов и  вл етс  группой информационных входов-выходов устройства дл  подключени  к группе информационных входов-выходов объекта диагностировани  .
    /
    зпнс
    зпкп
    зпкт,зпкг5
    КТ, НС, №
    ЗЛЩ ЖТ2,
    жтз
    Кбл.2
    Г
    V
    fr, fr/г,
    fГ/4, fг/8 ИНД1,ИЩ2
    ни,
    СВР МП
    КР СВР
    Ибл.6
    КВл.5,6 Квл.8,11
    .
    . 7
    1631546
    .:/
    БЯОК КОММУТАТОРОВ
    -2R12. I
    пи ил I
    :,I (huff
    И
    IУЗЕЯ ВВОДА И СИНХРОНИЗАЦИИ У
    I
    L:.
    f
    Г
    от 23 Ul
    L
    OTOJtjL
    I
    УЗЕЛ СИНХРОНИЗАЦИИ
    Г
    |
SU884453416A 1988-07-01 1988-07-01 Устройство дл диагностировани цифровых блоков SU1631546A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884453416A SU1631546A1 (ru) 1988-07-01 1988-07-01 Устройство дл диагностировани цифровых блоков

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884453416A SU1631546A1 (ru) 1988-07-01 1988-07-01 Устройство дл диагностировани цифровых блоков

Publications (1)

Publication Number Publication Date
SU1631546A1 true SU1631546A1 (ru) 1991-02-28

Family

ID=21386781

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884453416A SU1631546A1 (ru) 1988-07-01 1988-07-01 Устройство дл диагностировани цифровых блоков

Country Status (1)

Country Link
SU (1) SU1631546A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2565474C1 (ru) * 2014-12-25 2015-10-20 федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет" (Южный федеральный университет) Устройство тестового контроля

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР Р 972516, кл. G 06 F 11/26, 1982. Авторское свидетельство СССР 1548789, кл. G 06 F 11/26, 1987, *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2565474C1 (ru) * 2014-12-25 2015-10-20 федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет" (Южный федеральный университет) Устройство тестового контроля

Similar Documents

Publication Publication Date Title
SU1631546A1 (ru) Устройство дл диагностировани цифровых блоков
SU1548789A1 (ru) Устройство дл диагностировани цифровых блоков
JPS6325749A (ja) 半導体記憶素子
SU832557A1 (ru) Устройство дл контрол типовыхэлЕМЕНТОВ зАМЕНы
SU1756894A1 (ru) Устройство дл контрол цифровых узлов
SU1381429A1 (ru) Многоканальное устройство дл программного управлени
JP2667702B2 (ja) ポインタリセット方式
RU2022353C1 (ru) Устройство для определения дополнения множества
SU1138799A1 (ru) Устройство дл генерации тестовых последовательностей
SU1520518A1 (ru) Устройство дл диагностировани логических блоков
SU1236474A2 (ru) Устройство управлени
SU1314388A1 (ru) Устройство дл контрол блоков оперативной пам ти
SU1336018A1 (ru) Устройство дл сопр жени ЭВМ и внешнего абонента
SU1674255A2 (ru) Запоминающее устройство
SU1753475A1 (ru) Устройство дл контрол цифровых устройств
SU1196873A1 (ru) Устройство дл контрол дискретных блоков
SU538377A1 (ru) Устройство дл считывани графической информации
SU1287187A1 (ru) Устройство дл контрол
SU1022118A1 (ru) Устройство дл диагностировани систем управлени
SU1160433A1 (ru) Коррел ционный измеритель времени запаздывани
SU1571593A1 (ru) Устройство дл контрол цифровых узлов
SU1372323A1 (ru) Устройство дл группового контрол логических блоков
SU365733A1 (ru) ВСЕСОЮЗНАЯ } ПАТЕНТНО-] ;:кйй^!г-^кд 1
SU1285393A1 (ru) Устройство контрол соотношени частот импульсов
SU1179347A2 (ru) Многоканальное устройство тестового контрол цифровых узлов ЭВМ