SU1196873A1 - Устройство дл контрол дискретных блоков - Google Patents
Устройство дл контрол дискретных блоков Download PDFInfo
- Publication number
- SU1196873A1 SU1196873A1 SU843763994A SU3763994A SU1196873A1 SU 1196873 A1 SU1196873 A1 SU 1196873A1 SU 843763994 A SU843763994 A SU 843763994A SU 3763994 A SU3763994 A SU 3763994A SU 1196873 A1 SU1196873 A1 SU 1196873A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- group
- unit
- elements
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДИСКРЕТНЫХ БЛОКОВ, содержащее задающий генератор импульсов, элемент ИЛИ-НЕ, блок контрол , блок анализа изменени контролируемых сигналов, включающий две группы элементов НЕ, две группы элементов задержки, две группы элементов И, элемент ИЛИ-НЕ и элемент ИЛИ, причем выход задающего генератора импульсов соединен с первым Ьходом элемента ИЛИ-НЕ, выход которого соединен с входом контролируемого блока, в блоке анализа изменени контролируемых сигн-алов вход каждого элемента НЕ первой группы соединен с первым входом соответствующего элемента И первой группы и соответствующим выходом контролируемого блока, выход каждого элемента НЕ первой группы соединен с первым входом соответствующего элемента И второй группы, входом соответствующего элемента НЕ второй группы и входом соответствующего элемента задержки первой группы, выход которого соединен с вторым входом соответствукнцего элемента И первой группы, выход каждого элемента НЕ второй группы через соответствующий элемент задержки второй группы соединен с вторым входом соответствующего элемента И второй группы , выходы всех элементов И первой и второй групп подключены к соответствующим входам элемента ИЛИ-НЕ, выход которого соединен с первым входом элемента ИЛИ, второй вход которого вл етс входом запуска устройства, отличающеес тем, что, с целью повышени быстродействи устройства, в него введены реверсивный счетчик, бло.к стековой пам ти и элемент ИЛИ, а / блок контрол содержит узел свертки по модулю два, триггер, два элемента И, индикаторный элемент, делитель частоты, формирователь импульсов и Ш переключатель, причем в блоке контрол выход делител частоты соединен с входом формировател импульсов, выход которого соединен с первым входом первого элемента И, выход которого соединен с первым входом второго элемента И и.входом синхронизации СО триггера, инверсный выход которого р: соединен с вводом индикаторного эле00 мента, выход узла свертки п.о модулю два блока контрол соединен с вторым со входом второго элемента И и информационным входом триггера, нулевой вход которого через, перключатель соединен с шиной нулевого потенциала, выход элемента ИЛИ блока анализа изменени контролируемых сигналов соединен с .суммирующим входом реверсивного счетчика, выходы, которого соединены с соответствукицими адресными входами блока стековой пам ти и соответс1 вующими . входами элемента ИЛИ, выход которого соединен с вторым вхо
Description
дом первого элемента-И блокз контрол , информационные выходы блока стековой пам ти соединены с информационными входами узла свертки по модулю два блока контрол , вход дели- тел частоты блока контрол соединен с выходом элемента ИЛИ-НЕ, выход второго элемента И блока контрол соединен с вычитающим входом реверсивного счетчика и входом считывани блока
стековой пам ти, вход записи которого соединен с выходом элемента ИЛИ блока анализа изменени контролируемых сигналов, установочный вход реверсивного счетчика и второй вход элемента ИЛИ-НЕ объединены и подключены к входу запуска устройства, информационные входы блока стековой пам ти соединены с соответствующими выходами контролируемого блока.
Изобретение относитс к вычислительной технике и может быть использовано дл контрол дискретных блоков Цель изобретени - повьппение быстродействи устройства. На фиг. 1 изображена функциональна схема устройства дл контрол дискретных блоков; на фиг. 2- функциональна схема блока анализа изменени контролируемых сигналов; на фиг. 3 .- функциональна схема блока контрол .. Предлагаемое устройство (фиг.1) содержит задающий генератор 1 импульсов , элемент -ИЛИ-НЕ 2, блок 3 контрол , элемент ИЛИ 4, блок 5 стековой пам ти, блок 6 анализа изменени контролируемых сигналов, реверсивный счетчик 7, вход 8 запуска устройства контролируемый блок 9. Блок 6 анализа изменени .контролируемых сигналов (фиг. 2) содержит пе вую .группу 10 элементов НЕ, первую группу 11 элементов И, первую группу 12 элементов задержки, элемент ШШ-НЕ 13, элемент ИЛИ 14, вторую группу 15 элементов НЕ,, вторую групп 16 элементов задержки, вторую rpiynny 17 элементов И. Блок 3 контрол (фиг. З) содержи узел 18 свертки по модулю два, элементы И 19 и 20, триггер 21, индикаторный элемент 22, переключатель 23, формирователь 24 импульсов, делитель 25 частоты. . Устройство работает следукицим образом . В исходном состо нии на входе 8 запуска устройства поддерживаетс уровень логической единицы, блокирую щий поступление частоты с задающего генератора на контролируемый блок 9 и блок 3 контрол . Этот же сигнал запрещает рабо.ту блока 6 и устанавливает в исходное состо ние реверсивный счетчик 7. В,этом случае на выходах реверсивного счетчика 7 все нули, и. на выходе элеме:нта ИЛИ 4 поддерживаетс уровень логического нул , запрещающий работу .блока 3 контрол . При подаче на вход 8 устройства уровн логического нул частота задающего генератора 1 поступает через элемент ИЛИ-НЕ 2 на вход блока 3 контрол и вход контролируемого блока 9, а также разрешаетс работа блока 6, который вьщел ет каждое изменение состо ни выходов контролируемого блока 9 и прибавл ет после каждого изменени к содержимому счетчика 7 единицу. Прибавление первой единицы переводит счетчик 7 в такое состо ние, которое разрешает запись кода с выходов контролирУемого блока 9 в чейку блока 5 стековой пам ти, соответствующего коду реверсивного счетчи.ка 7. Блок 5 стековой пам ти построен таким образ.ом, что к информационньм выходам блока всегда подключены выходы нулевой чейки, а при поступлении сигнала на вход считывани происходит перенос содержимого каждой чейки с адресом (ц +1). в чейку с адресом и . Блок 3 контрол начинает работать, если с выхода элемента ИЛИ 4 поступит сигнал логической единицы . Это соответствует тому, что счетчик 7 находитс не в исходном состо нии , т.е. пришел сигнал об изменении выходов контролируемого блока 9. Делитель 25 частоты блока 3 контрол вырабатывает такую частоту, период которой соответствует времени срабатывани блока 3 контрол .
После анализа на выходе элемента И 20 блока 3 контрол , в случае положительного анализа, по -вл етс импульс , вычитающий единицу из содер-жимосо счетчика 7. Если изменение состо ни выходов контролируемого блока 9 не проанализировано, а при шел сигнал о новом изменении выходов контролируемого блока 9, то этот новый код записываетс в следующую
чейку блока 5. После анализа предыдущего кода сигналом с выхода блока 3 содержимое каждой (1+1)-й чейки переписываетс в ц -ю чейку блока 5. После отработки определенного времени , если не было сигнала на индикаторном элементе 22, устройство выключаетс и принимаетс решение об исправности контролируемого блока 9. Если в процессе контрол загоралс индикаторный элемент 22, то блок 9 неисправен. Переключатель 23 необходим дл проведени повторных /испытаний.
Фаг. /
Фиг.г
фиг.З
Claims (1)
- УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДИСКРЕТНЫХ БЛОКОВ, содержащее задающий генератор импульсов, элемент ИЛИ-НЕ, блок контроля, блок анализа · изменения контролируемых сигналов, включающий две группы элементов НЕ, две группы элементов задержки, две группы элементов И, элемент ИЛИ-НЕ и элемент ИЛИ, причем выход задающего генератора импульсов соединен с первым входом элемента ИЛИ-НЕ, выход которого соединен с входом контролируемого блока, в блоке анализа изменения контролируемых сигналов вход каждого элемента* НЕ первой группы соединен с первым входом соответствующего элемента И первой группы и соответствующим выходом контролируемого блока, выход каждого элемента НЕ первой группы соединен с первым входом соответствующего элемента И второй группы, входом соответствующего элемента НЕ второй группы и входом соответствующего ^элемента задержки первой группы, •выход которого соединен с вторым входом соответствующего элемента И первой группы, выход каждого элемента НЕ второй группы через соответствующий элемент задержки второй группы соединен с вторым входом соответствующего элемента И второй группы, выходы всех элементов И первой и второй групп подключены к соответствующим входам элемента ИЛИ-НЕ, выход которого соединен с первым входом элемента ИЛИ, второй вход которого является входом запуска устройства, отличающее с я тем, что, с целью повышения быстродействия устройства, в него введены реверсивный счетчик, блок стековой памяти и элемент ИЛИ, а ; блок контроля содержит узел свертки по модулю два, триггер, два элемен- ’ та И, индикаторный элемент, делитель 5S частоты, формирователь импульсов и переключатель, причем в блоке контроля выход делителя частоты соединен с входом формирователя импульсов, вы- ход которого соединен с первым входом первого элемента И, выход которо го соединен с первым входом второго элемента И и.входом синхронизации триггера, инверсный выход которого соединен с входом индикаторного эле мента, выход узла свертки по модулю два блока контроля соединен с вторым входом второго элемента И и информационным входом триггера, нулевой вход которого через перключатель соединен с шиной нулевого потенциала, выход элемента ИЛИ блока анализа изменения контролируемых сигналов соединен с суммирующим входом реверсив ного счетчика, выходы, которого соеди нены с соответствующими адресными входами блока стековой памяти и соответствующими входами элемента ИЛИ, выход которого соединен с вторым вхо дом первого элемента И блока контроля, информационные выходы блока стековой памяти соединены с информационными входами узла свёртки по модулю два блока контроля, вход дели- теля частоты блока контроля соединен с выходом элемента ИЛИ—НЕ, выход второго элемента И блока контроля соединен с вычитающим входом реверсивного счетчика и входом считывания блока стековой памяти, вход записи которого соединен с выходом элемента ИЛИ блока анализа изменения контролируемых сигналов, установочный вход реверсивного счетчика и второй вход элемента ИЛИ-НЕ объединены и подключены к входу запуска устройства, информационные входы блока стековой памяти соединены с соответствующими выходами контролируемого блока.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843763994A SU1196873A1 (ru) | 1984-06-28 | 1984-06-28 | Устройство дл контрол дискретных блоков |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843763994A SU1196873A1 (ru) | 1984-06-28 | 1984-06-28 | Устройство дл контрол дискретных блоков |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1196873A1 true SU1196873A1 (ru) | 1985-12-07 |
Family
ID=21127995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843763994A SU1196873A1 (ru) | 1984-06-28 | 1984-06-28 | Устройство дл контрол дискретных блоков |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1196873A1 (ru) |
-
1984
- 1984-06-28 SU SU843763994A patent/SU1196873A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 913385, кл. G 06 F- 11/16, 1979. Авторское свидетельство СССР № 548860, кл. G 06 F 11/00, 1977. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1196873A1 (ru) | Устройство дл контрол дискретных блоков | |
SU1753475A1 (ru) | Устройство дл контрол цифровых устройств | |
SU1140123A1 (ru) | Сигнатурный анализатор | |
SU1265754A1 (ru) | Устройство дл управлени пам тью | |
SU1566413A1 (ru) | Посто нное запоминающее устройство с самоконтролем | |
SU1215134A1 (ru) | Устройство дл начальной установки динамической пам ти | |
SU1332322A1 (ru) | Устройство дл контрол логических блоков | |
SU1631546A1 (ru) | Устройство дл диагностировани цифровых блоков | |
SU1661770A1 (ru) | Генератор тестов | |
SU451083A1 (ru) | Устройство дл контрол функциональных элементов дискретных систем | |
SU1578714A1 (ru) | Генератор тестов | |
SU1229826A1 (ru) | Оперативное запоминающее устройство с самоконтролем | |
SU1597881A1 (ru) | Устройство дл контрол дискретных сигналов | |
SU1381593A1 (ru) | Устройство дл записи информации в программируемое посто нное запоминающее устройство | |
SU1647655A1 (ru) | Оперативное запоминающее устройство с самоконтролем | |
SU1513525A1 (ru) | Устройство дл контрол пам ти | |
RU1800458C (ru) | Устройство дл формировани тестов | |
SU1456996A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1129656A1 (ru) | Устройство дл контрол пам ти | |
SU1705875A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU1383299A1 (ru) | Устройство дл ввода информации в ЧПУ станка | |
SU1354195A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1140179A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU1485313A1 (ru) | Устройство для контроля блоков памяти | |
SU1683015A1 (ru) | Устройство дл тестового контрол и диагностики цифровых модулей |