SU1126966A1 - Устройство дл обнаружени кратных дефектов в группе типовых элементов замены - Google Patents

Устройство дл обнаружени кратных дефектов в группе типовых элементов замены

Info

Publication number
SU1126966A1
SU1126966A1 SU833578712A SU3578712A SU1126966A1 SU 1126966 A1 SU1126966 A1 SU 1126966A1 SU 833578712 A SU833578712 A SU 833578712A SU 3578712 A SU3578712 A SU 3578712A SU 1126966 A1 SU1126966 A1 SU 1126966A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
inputs
output
input
outputs
Prior art date
Application number
SU833578712A
Other languages
English (en)
Inventor
Сергей Николаевич Никифоров
Александр Юрьевич Щербаков
Original Assignee
Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина) filed Critical Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина)
Priority to SU833578712A priority Critical patent/SU1126966A1/ru
Application granted granted Critical
Publication of SU1126966A1 publication Critical patent/SU1126966A1/ru

Links

Abstract

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ КРАТНЫХ ДЕФЕКТОВ В ГРУППЕ ТИПОВЫХ ЭЛЕМЕНТОВ ЗАМЕНЫ, содержащее генератор импульсов,два элемента И, первый элемент ИЛИ, реверсивный счетчик, кнопки Сброс и Пуск, два блока индикации, триггер пуска, группу схем сравнени , группу коммутаторов, группу Переключателей, элемент НЕ-И, регистр , схему сравнени  генератор тестов, причем выход генератора импульсов соединен с первым входом первого элемента И и входом кнопки Пуск, а через кнопку Сброс - с первым входом первого элемента ИЛИ и входами Сброс реверсивного счетчика и генератора тестов,группа выходов которого соединена с входами контролируемых типовых элементов замены группы, выходы которых соединены с группой входов первого блока индикации и с входами соответствующих коммутаторов группы, вь1ходЫ каждого коммутатора группы соединены с соответствующими входами первой группы одноименных схем сравнени  группы , выходы которых соединены с группой входов первого элемента ИЛИ, второй вход которого соединен с ВЬЕХОДОМ схемь сравнени , а выход - с первыми входами второго элемента И и триггера пуска, выход которого соединен с вторым входом первого элемента И, третий вход которого соединен с инверсным выходом переполнени  реверсивного счетчика, а выход - с входами пр мого счета реверсивного счетчика и генератора тестов, выход каждого переключател  группы соединен с одноименными входами второй группы всех схем сравнени  группы, а первый и второй входы переключателей группы соединены соответственно с шиной единичного и нулевого потенциалов, выхосл ды переключателей группы соединены с группой входов втирого элемента И 1И элемента НЕ-И, группа выходов реверсивного счетчика соединена с группами входов второго блока индикации, регистра и первой группой входов схемы сравнени , втора  группа входов которой соединена с группой выНюЬ ходов регистра, управл ющий вход торого соединен с выходом второго элемента И, отличающеес  О тем, что, с целью повышени  быстро-, а действи , в устройство введены паралЭд лельный накапливающий сумматор, компаратор , второй элемент ИЛИ, блок перекпючателей, причем группа вьсходов блока переключателей соединена с группой первых входов параллельного накапливающего сумматора, втора  группа счетных входов которого и перва  rpyima входов компаратора соединены с группой выходов реверсивного счетчика, выход кнопки Сброс соединен с группой управл ющих входов

Description

блока переключателей, выход второго элемента И соединен с управл ющим входом параллельного накапливающего сумматора, группа выходов которого соединена с второй группой входов компаратора, управл ющий вход которого соединен с выходом элемента НЕ-И, первый выход - с первым входом
второго элемента ИЛИ, а второй выход - -со входами обратного счета реверсивного счетчика и генератора Тестов и вторым входом второго элемента ИЛИ, третий вход которого соединен с выходом, кнопки Пуск, а выход - со вторым входом триггера пуска.,
Устройство относитс  к области контрол  узлов вычислительной техники и может быть использовано дл  нахождени  кратных дефектов в логических системах ЦВМ. Известно устройство дл  поиска кратных неисправностей в однотипных логических блоках, содержащее блок управлени , счетчик, генератор тестов , блок индикации, п коммутаторов h схем сравнени  и пульт управлени  l . Недостатком известного устройства  вл етс  низкое быстродействие. Наиболее близким к предлагаемому  .вл етс  устройство, содержащее груп пу контролируекагх блоков, элементы И, первый и второй блоки индикации, триггер переполнени , кнопки Сброс и Пуск, группу из М схем сравнени  группу коммутаторов, элемент ИЛИ, Группу переключателей, регистр и эле мент НЕ-И,. Устройство позвол ет отыскивать кратные дефекты одновременно в группе типовых элементов замены 2 j. Недостаток данного устройства заключаетс  в большом времени, затрачи ваемом на реверсирование счетчика импульсов и генератора тестов в состо ние , предшествующее моменту обнаружени  первого дефекта на данном цикле поиска. Така  ситуаци  возникает , когда с момента обнаружени  первого дефекта на каком-то цикле поиска до момента обнаружени  послед него дефекта на этом цикле проходит врем  большее, чем половина длины теста. Это увеличивает суммарное врем  Поиска всех дефектов. Цель изобретени  - повышение быст родействи  устройства. При этом устройство реализует такую процедуру обнаружени  дефектов, при которой: если с момента обнаружени  первогодефекта на каком-то цикле до момента обнаружени  последнего дефекта на этом же цикле проходит более полови: ны длины теста, то генератор тестов и реверсивный счетчик импульсов сначала прогон ютс  до конечного состо ни , как состо ни  предьщутцего начальному и затем до состо ни  предшествующего моменту обнаружени  первого дефекта на предьщущем цикле; если с момента обнаружени  первого дефекта на каком-то цикле до момента , обнарулсени  последнего дефекта на этом же цикле проходит менее половины длины теста, то генератор тестови реверсивный счетчик импульсов реверсируютс  в состо ние 5 предшествующее моменту обнаружени  первого дефекта на предьщущем цикле. Поставленна  цель достигаетс  тем, что в устройство дл  обнаружени  кратных дефектов в группе типовых элементов замены, содержащее геггератор импульсов, два э.гаемента И, первьй элемент ИЛИ, реверсивный счетчик, кнопки Сброс и Пуск, два бпока индикации, триггер пуска, групп схем сравнени , группу коммутаторов, группу переключателей, элемент НЕ-И, регистр, схему сравнени , генератор тестов, причем выход генератора импульсов соединен с первым входом первого элемента И и входом кнопки Пуск, а через кнопку Сброс - с первым входом первого элемента ИЛИ и входами Сброс реверсивного счетчика и генератора тестов, группа выходов KqTOporo соединена с входами контиолируемых типовых элементов замены группы, выходы которых соединены с группой входов первого блока инди кации и с входами соответствующих коммутаторов группы, выходы каждого коммутатора группы соединены с соот ветствующими входами первой группы одноименных схем сравнени  группы, выходы которых соединены с группой входов первого элемента ИЛИ, второй вход которого соединенс выходом схемы сравнени , а выход - с первыми входами второго элемента И и тригге ра пуска, выход которого соединен с вторым входом первого элемента И, третий вход которого соединен с инверсным выходом переполнени  реверсивного счетчика, а выход - с входами пр мого счета реверсивного счетчика и генератора тестов, выход каждого переключател  группы соединен с одноименными входами второй группы всех схем сравнени  группы, а первый и второй входы переключателей группы соединены соответственно с шиной единичного нулевого потенциалов, выходы переключателей группы соединены с группой входов второго элемента И и элемента НЕ-И, группа выходов реверсивного счетчика соединена с груп . пами входов второго блока индикации регистра и первой группой входов схе мы сравнени , втора  группа входов которой соединена с группой-выходов регистра, управл ющий вход которого соединен с выходом второго элемента И, введены параллельный накапливающий сумматор, компаратор, второй эле мент ИЛИ, блок переключателей, причем группа выходов блока переключателей соединена с группой первых входов параллельного накапливающего сумматора, втора  группа счетных входов которого и перва  группа входов компаратора соединены с группой выходов реверсивного счетчика, выход кнопки Сброс соединен с группой управл ющих входов блока переключателей , выход второго элемента И соединен с управл ющим входом параллельного накапливающего сумматора группа выходов которого соединйна с второй группой входов компаратора, управл ющий вход которого соединен с выходом элемента НЕ-И, первый выНод - с первым входом второго элемента ИЛИ, а второй выход - с входами обратного счета реверсивного счет чика и генераторатестов и вторым 664 входом второго элемента ИЖ, третий вход которого .соединен с выходом кнопки Пуск, а выход - с вторым входом триггера пуска, На фиг, 1 изображена схема устройства обнаружени  кратных дефектов в группе типовых элементов замены; на фиг, 2 - временна  диаграмма (граф поиска). Устройство содержит типовые элементы 1 замены, генератор 2 тестов, реверсивный счетчик 3, первый,4,1 и второй 4,2 элементы И, первый блок 5 индикации, второй блок 6 индикации, триггер 7 пуска, генератор 8 импульсов , элементы ИЛИ 9,1. и 9.2, кнопку 10 Сброс, кнопку 11 Пуск, группу схем 12 сравнени , группу коммутаторов 13, группу переключателей .14, регистр 15, элемент НЕ-И16, схему 17 с 1авнени , параллельный накапливаюш й сумматор 18, блок 19 переключателей , состо щий из переключателей 20 и формирователей 21, компаратор 22, Устройство работает следую1Щм образом . При нажатии кнопки 10 Сброс устанавливаютс  в нулевое состо ние генератор 2 тестов, реверсивный счетчик 3 и триггер 7 пуска, а в накапливающий сумматор 18 записываетс  двоичное число, соответствук цее половине длины теста (Т/2) из блока 19 переключателей, куда оно вводитс  предварительным набором переключаталей 20, и величина его мен етс  в зависимости от вида типовых элементов 1 замены. Установка переключателей 20 блока 19- переключателей обеспечивает пода чу положительного или отрицательного потенциала на соответствуюв5ие формирователи 21, При приходе первого отрицательного импульса (с кнопки 10 ; Сброс от генератора 8 импульсов) формирователи 21 на своих выходах вырабатывают сигналы О или 1, которые подаютс  на установочные входы триггеров накапливающего сумматора 18. При размыкании контактов кнопки 10 Сброс на выходах формирователей 21 устанавливаютс  сигналы 1, которые обеспечивают срабатывание триггеров накапливающего сумматора 18 по стробирук цим импульсам от второго элемента И 4.. При нажатии кнопки 11 Пуск, т:риггер 7 пуска через второй элемент ИЛИ 9.2 перебрасываетс  в состо ние 1 и открывает первый элемент И 4. Импульсы с выхода генератора 8 импул сов через открытый первый элемент И 4 начинают поступать через дополнительный элемент ИЛИ 9 на первые управл ющие входы реверсивного счетчика 3 и генератора 2 тестов, который ведает провер ющие воздействи  на входы контролируемых типовых элементов 1 замены. В случае исправности всех типовых элементов 1 замены, сигналы на идентичных выходах элементов 1 замены совпадают между собо и через группу коммутаторов 13 попадают на группу схем 12 сравнени , которые не вырабатьшают импульсов на своих выходах. Триггер пуска 7 остаетс  в состо нии 1 а первый элемент И 4 закрываетс  со стороны инверсного выхода переполнени  реверсивного счетчика 3 импульсов только при достижении реверсивным счетчиком 3 импульсов максимального числа, соответствующего длине теста, которое регистрируетс  вторым блоком 6 индикации . Если на каком-то выходе любого из типовых элементов 1 замены на какомто такте по вл етс  сигнал, не совпадаю1Щ1й с сигналами на одноименных вы ходах остальных типовых элементов 1 замены, то срабатывает соответствующа  схема 12 сравнени , выходной сигнал которой через элемент ИЛИ 9 опрокидывает триггер 7 пуска в О, который закрывает первый элемент И 4 тем сакым прекраща  поступление тактовых импульсов с генератора 8 в узлы устройства. При этом второй блок 6 индикации фиксирует номер такта, на котором зарегистрировано несовпадение в ьвсодных сигналов типовых элементов 1 замены, что соответствует позиции неисправного элемента в одном из типовых элементов 1 замены. 1 Если данна  ситуаци  соответствует обнаружению первого дефекта в одном из типовых элементов 1 замены, то все переключатели 14, наход сь в исходном (верхнем) положении, подают положительный потенциал на схемы 12 сравнени , на второй элемент И 4 и на элемент НЕ-И 16. В результате этого сигнал с выхода элемента ИЛИ .9.1 проходит через чторой элемент И 4.2 и формирует передний фронт импульса записи номера такта с реверсивного счетчика 3 импульсов в рпгистр 15 и накапливающий сумматор 18. Формирование заднего фронта импульса записи и собственно запись производитс  при переключении одного из переключателей 14, соответствующего тому тидовому элементу 1 замены, в котором на данном шаге (такте) обнаружен дефект. В накапливающем сумматоре 18 формируетс  сумма двух чисел: числа Т/2 (записанного ранее) и номера такта с реверсивного счетчика 3 импульсов, на котором обнаружен первый дефект в каком-то типовом элементе 1 замены. Это врем   вл етс  минимальным временем обнаружени  на данном цикле. Определение типового элемента 1 замены , дефект которого обнаружен, осуществл етс  с помощью первого блока 5 индикации. Так как схема всего устройства зафиксирована в момент несовпадени  выходных сигналов типовых элементов 1 замены, то на их выходах сохранились логические сигналы (О или 1), характеризую цие состо ние каждого из типовых элементов 1 замены . Эти сигналы представл ютс  оператору в виде мерных двоичных кодов первого блока 5 индикации. Сравнива  эти коды, индицированные, например с помощью светодиодов, поразр дно один под другим, оператор устанавливает код, а следовательно, и номер типового элемента 1 замены, который отличен от других. При этом процесс ньщелеви  неисправного типового элемента 1 замены может быть основан либо на использовании эталонного типового элемента 1 замены, либо на мажоритарном принципе. Определив таким образом неисправный типовой элемент 1 замены, оператор отключает его с помощью соответствующего переключател  14, предваритешьно зафиксировав номер неисправного элемента по показанию второго блока 6 индикации . 1 Отключение неисправного типового элемента 1 замены представл ет собой перестроение всех М-входовых схем 12 сравнени  в (М - 1)-входовые схемы сравнени  путем подачи на их управл ющие входы отрицательного потенциала через переключатели 14. После отключени  неисправного типового элемента 1 замены оператор, не производ  установки в О узлов устройства 7 . 1 кнопкой 10 Сброс, осуществл ет пев торный запуск кнопкой 1 Пуск. При этом триггер 7 пуска вновь перебрасы ваетс  в состо ние 1 и открывает первый элемент И 4. Поступление тактовых импульсов с генератора 8 импульсов через первый элемент И 4 в генератор 2 тестов и реверсивный счетчик 3 импульсов npHBjoflHT к продолжению подачи тестовых воздействий на оставшиес  типовые элементы 1-замены . При обнаружении следующего дефекта в одном их оставшихс  типовых элементов 1 замены оп ть срабатывает элемент ИЛИ 9,1 и опрокидывает тригrep 7 пуска, при этом номер такта фиксируетс  вторым блоком 6 индикации , но срабатывани  второго элемента И 4 не происходит, так как один из переключателей 14 подает на его вход отрицательньй потенциал. Зарегистрировав номер такта, на котором вы влен дефект, оператор вновь произ водит запуск кнопкой 11 Пуск. Так продолжаетс  до тех пор, пока не будет обнаружено по одному дефекту во всех типовых элементах 1 замены. В это врем , при переключении послед него переключател  14, срабатывает элемент НЕ-И 16, сигнал которого поступает на управл ющий вход Koi mapaтора 22. По этому сигналу производитс  сравнение содержимого накапливающего сумматора 18 и реверсивного счетчика 3 импульсов. Если сумма, хран ща с  в сумматоре 18, больше, чем содержимое реверсивного счетчика 3 импульсо то сигнал с второго выхода компарато ра 22 поступает на вторые управл ющие входы генератора 2 тестов и реверсивного счетчика 3 импульсов и включает режим реверса. Этот же сигнал через дополнитель (иый элемент ИЛИ 9.2 перебрасывает 6 7 пуска в 1 и обеспечивает триггер поступление тактовых импульсов с генератора 8 импульсов через первый элемент И 4 в реверсивный счетчик 3 Импульсов и генератор 2 тестов. Если содержимое сумматора 18 меньше содержимого счетчгаса 3, то сигнал с первого выхода компаратора 2.2 через дополнительный элемент ИЛИ 9.2 просто обеспечивает подачу тактовых импульсов реализу  тем самым, режим прогона. Реверс или прогон осуществл етс  до тех пор, пока содержимое реверсивного счетчика 3 импульсов не сравн етс  с содержимым регистра 15, куда ранее было записано число из реверсивного счетчика 3 импульсов. В это врем  сигнал с вькода схемы 17 сравнени  поступает на элемент ИЛИ 9.1 и опрокидывает триггер 7 пуска , feM самым прекраща  реверс или прогон, в результате генератор 2 тестов и реверсивный счетчик 3 оказываютс  в состо нии, соответствующем моменту обнаружени  первого дефекта. После этого все -обнаруженные дефекты (по одному в каждом из типовых элементов -1 замены) устран ютс , все переключатели 14 переключаютс  на положительный потенциал и нажатием кнопки 11 Пуск процедура повтор етс . Так продолжаетс  до обнаружени  и устранени  всех дефектов в типовых элементах 1 замены. При выполнении прогона дл  случаев , с момента обнаружени  первого дефекта на каком-то цикле поиска до момента обнаружени  последнего дефекта на следующем цикле поиска проходит врем  большее, чем половина длимы теста, временные затраты сокращаютс  . Таким образом быстродействие Е предлагаемом устройстве выше чем у известных, т.е. цель достих нута .
SU833578712A 1983-04-15 1983-04-15 Устройство дл обнаружени кратных дефектов в группе типовых элементов замены SU1126966A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833578712A SU1126966A1 (ru) 1983-04-15 1983-04-15 Устройство дл обнаружени кратных дефектов в группе типовых элементов замены

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833578712A SU1126966A1 (ru) 1983-04-15 1983-04-15 Устройство дл обнаружени кратных дефектов в группе типовых элементов замены

Publications (1)

Publication Number Publication Date
SU1126966A1 true SU1126966A1 (ru) 1984-11-30

Family

ID=21058881

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833578712A SU1126966A1 (ru) 1983-04-15 1983-04-15 Устройство дл обнаружени кратных дефектов в группе типовых элементов замены

Country Status (1)

Country Link
SU (1) SU1126966A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 781816, кл. G 06 F 11/00, 1978. 2. Авторское свидетельство СССР № 896628, кл. С 06 F 11/26, 1980 (прототип). *

Similar Documents

Publication Publication Date Title
SU1126966A1 (ru) Устройство дл обнаружени кратных дефектов в группе типовых элементов замены
SU896628A1 (ru) Устройство дл группового поиска кратных дефектов в комбинационных логических блоках
SU1264181A1 (ru) Устройство дл контрол БИС
SU1233157A1 (ru) Устройство дл поиска кратных дефектов в группе объектов
SU1183968A1 (ru) Устройство для контроля логических блоков
SU610297A1 (ru) Устройство экстрапол ции временного интервала
SU1619276A1 (ru) Устройство дл оперативного контрол цифровых блоков
SU811315A1 (ru) Устройство дл индикации
SU1201839A1 (ru) Устройство обнаружени запросов прерывани высшего и низшего приоритетов
SU1275292A1 (ru) Цифровой измеритель угловой скорости
RU2002301C1 (ru) Устройство дл определени показателей надежности объектов
SU1223222A1 (ru) Устройство дл сортировки чисел
SU1058031A1 (ru) Сенсорный коммутатор
SU1372323A1 (ru) Устройство дл группового контрол логических блоков
SU1049913A1 (ru) Устройство дл контрол логических блоков
SU1352420A1 (ru) Логический пробник
SU263277A1 (ru) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ИЗМЕРЯЕМОЙ ВЕЛИЧИНЫ С п-ЗАДАННЫМИ ВЕЛИЧИНАМИ
SU1119023A1 (ru) Устройство дл моделировани веро тностного графа
SU579658A1 (ru) Устройство дл контрол блоков пам ти
SU1352421A1 (ru) Логический пробник
SU746924A1 (ru) Коммутатор
SU548893A1 (ru) Устройсто дл проверки ферритовых матриц
SU570055A1 (ru) Устройство дл контрол импульсных схем
SU1483456A1 (ru) Устройство дл контрол цифровых узлов
SU1037257A1 (ru) Устройство дл контрол логических блоков