SU1233157A1 - Устройство дл поиска кратных дефектов в группе объектов - Google Patents
Устройство дл поиска кратных дефектов в группе объектов Download PDFInfo
- Publication number
- SU1233157A1 SU1233157A1 SU833663966A SU3663966A SU1233157A1 SU 1233157 A1 SU1233157 A1 SU 1233157A1 SU 833663966 A SU833663966 A SU 833663966A SU 3663966 A SU3663966 A SU 3663966A SU 1233157 A1 SU1233157 A1 SU 1233157A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- output
- input
- inputs
- counter
- Prior art date
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
Устройство касаетс контрол устройств вычислительной техники и может быть использовано дл нахождени кратных дефектов в типовьк элементах замены или в логических блоках, Целью изобретени вл етс повы- шение быстродействи устройства. Контролируетс группа объектов с помощью группы схем неравнозначности. При . отл ичйи сигнала на выходе одного из контролируемых объектов от сигналов на выходе других блоков он отключаетс с помощью переключателей от схем неравнозначности . Второй блок индикации фиксирует номер неисправного контрол . Номер такта теста, на котором обнаружена перва неисправность, запоминаетс на регистре. После того, как будут обнаружены неисправности во всех контролируемь х объектах, содержимое регистра переписываетс на счетчик тактов. По окончании ремонта контролируемьк объектов запуск контролируемого теста осуществл етс с того места, где была обнаружена перва неисправность. 2 ил.
Description
112331
Изобретение относитс к контролю устройств вычислительной техники и може быть использовано дл нахождени кратных дефектов в типовых элементах замены или в логических блоках,5
Цель изобретени - повышение быстродействи устройства.
На фиг. 1 приведена функциональна смеха устройства; на фиг. 2 - функиональна схема узла управлени ,
10
Схема (фиг. 1) содержит группу онтролируемых объектов 1, котора не ходит в состав устройства, генератор тестов, счетчик 3, первый элемент 4, второй бло.к 5 индикации, инди- 5 атор 6 исправности, триггер 7, геератор 8 тактовых импульсов, кнопу 9 сброса, кнопку 10 пуска, группу узлов 11 неравнозначности, группу коммутаторов 12, первый 20 блок 13 индикации, элемент ИЛИ 14, группу переключателей 15, второй элемент И 16, регистр 17, элемент И-НЕ 18 и группу узлов 19 управлени .
Узел 19 управлени группы (фиг. 2) 25 содержит элементы НЕ 20-22, элемен- ты ИЛИ 23 и 24 и элемент И 25.
Устройство работает следующим образом.
При нажатии кнопки 9 сброса устанавливаютс через узлы 19 управлени группы в нулевое состо ние генератор 2 тестов, счетчик 3 и через элемент ЛИ 14 - триггер 7.
При нажатии кнопки 10 пуска триг- гер 7 перебрасываетс в состо ние 1 и открывает первый элемент И 4. Импульсы с выхода генератора 8 импульсов через открытый первый элемент И 4 начинают поступать на входы счет- чика 3 и генератора 2 тестов, который выдает провер ющие воздействи на входы контролируемых объектов 1 группы. В случае исправности всех контролируемых объектов 1 группы сигналы на идентичных выходах этих объектов совпадают меж,цу собой и через коммутаторы 12 группы попадают на узлы 1 1 неравнозначности группы,, которые не вырабатывают импульсы на своих выходах, трип ер 7 остаетс в состо нии 1, а-первый элемент И 4 закрываетс с выхода переполнени счетчика 3 только при достижении счетчиком 3 максимального числа, со- 55 ответствующего длине теста, которое фиксируетс вторым блоком 5 индика- ции. Перебрасывание из нулевого в
45
5
0
5 20
25
55
45
57г
единичное состо ние выхода переполнени счетчика 3 обеспечивает не только срабатывание первого элемента. И 4, но и индикатора 6 исправности.
Если на каком-то К-м выходе любого из контролируемых объектов 1 группы на п-ом такте по вл етс сигнал, неадекватный сигналам на К-х выходах остальньпс объектов, то срабатывает- К-й узел 11 неравнозначности группы. Выходной сигнал К-го узла 11 неравнозначности группы через элемент ИЛИ 14 опрокидывает триггер 7 в О и закрывает первый элемент И 4, тем самым прекраща поступление тактовых импульсов с генератора 8 в узлы устройства . При этом второй блок 5 индикации фиксирует номер такта, на котором зарегистрирована неравнозначность вькодных сигналов контролируемых объектов 1 группы, что соответствует позиции неисправного элемента в одном из контролируемых объектов 1 группы.
ЕслЪ данна ситуаци соответствует, обнарзокению первого дефекта в одном из контролируемых объектов 1 группы, то все Переключатели 15 группы подают положительный потенциал (1) на узлы 11 .неравнозначности группы, второй элемент И 16 и элемент И-НЕ 18. В результате сигнал с выхода элемента ИЛИ 14 проходит через второй элемент И 16 и формирует передний фронт импульса записи номера такта со счетчика 3 в .регистр 17. г
Формирование заднего фронта импульса записи и, соответственно, запись производитс при переключении переключател 15 группы (с 1 на 0) соответствующего тому контролируемому объекту 1 группы, в котором на данном шаге (такте) обнаружен дефект. Определение контролируемого объекта 1 груп- пъ, дефект которого обнаружен, осу- Е1ествл етс с помощью первого блока 13 индикаи ии. Если схема всего устройства зафиксирована в момент неравнозначности выходных сигналов контролируемых объектов 1 группы, то на их выходах сохран ютс логические сигналы (О или 1), характеризующие состо ни каждого из контролируемых объектов 1 группы. Эти сигналы представл ютс оператору в виде N К-мер- ных двоичных кодо.в первого блока 13 индикации, где N - число контролиру- емых объектов 1 в группе, а К - число
выходов одного контролируемого та. Сравнива эти коды, индицированные , например, с помощью светодиодов один под другим, оператор устанавливает код, а следовательно, и контро- лируемый объект, который отличен от других. При этом процесс выделени неисправного объекта может основыватс либо на использовании эталонного объекта замены, либо на мажоритарном принципе.
Определив таким образом неисправный j-й объект 1 группы, оператор отключает его с помощью j-ro переключател 15 группы, предварительно за- фиксировав номер неисправного объекта по показанию первого блока 13 индикации .
Отключение j-ro контролируемого объекта 1 группы представл ет собой пе рестроение всех N-входовых узлов 11 неравнозначности группы в (N-l)-Bxo- довые путем подачи на их управл ющие входы отрицательного потенциала (логического О) через j-й переключа- таль 15 группы.
После отключени неисправного объекта группы оператор, не производ вновь установки в О узлов устройства кнопкой 9 сброса, осуществл -зо группы соединен с выходом соот35
40
ет повторньй запуск кнопкой 10 пуска. При этом триггер 7 снова перебрасываетс в состо ние 1 и открывает первый элемент И 4. Поступление тактовых импульсов с генератора 8 им- пельсов в генератор 2 тестов и счетчик 3 приводит к продолжению подачи тестов на оставшиес N-1 объектов 1 контрол группы. При обнаружении сле- дукщего дефекта в одном из оставшихс объектов 1 группы оп ть срабатывает элемент ИЛИ 1Д и опрокидывает триггер 7, при этом номер такта фиксируетс вторым блоком 5 индикации, но срабатывани второго элемента И 16 не про-,. исходит, так как один из переключателей 15 группы подает на его вход отрицательный потенциал (логический О).
. Зарегистрировав номер такта, на 5 котором вы влен этот дефект, оператор вновь производит запуск кнопкой 10 пуска. Так продолжаетс до тех пор, ; пока не обнаружитс по одному дефекту во всех N контролируемых объектах 55 1 группы. В это врем при переключе- НИН последнего переключател 15 группы срабатывает элемент И-НЕ 18, котоветствук цего контролируемого объекта выходы всех коммутаторов группы соединены с соответстсующиМи входами первого блока индикации, i-й выход каждого коммутатора группы (, где К - число выходов коммутатора) соединен с соответствукщим информационным входом i-ro узла неравнозначности группы, управл ющий вход i-ro узла неравнозначности группы через j-й переключатель группы соединенчс шинами нулевого и единичного потенци алов, входы элемента ИЛИ соединены с выходами всех узлов неравнозначности группы и через кнопку сброса - с выходом генератора тактовых импульсов, выход элемента ИЛИ соединен с нулевым входом триггера, единичный вход которого через кнопку пуска соединен с выходом генератора тактовых импульсов и первым входом первого элемента И второй и третий входы которого соединены соответственно с выходом триггера и инверсным выходом переполнени счетчика, информационный выход которого соединен с входом второго блока индикации и информационным входом регистра, вход записи которого соединен с выходом второго элемента И,
рый вырабатывает команду перезаписи на узлы 19 управлени группы. По это команде осуществл етс принудительна установка счетчика 3 и генератора 2 тестов в состо ние, соответствующее состо нию регистра 17.
Затем все обнаруженные дефекты (по одному в каждом контролируемом объекте 1 группы) устран ютс , все переключатели переключаютс на положительный потенциал (логическую 1) и, нажатием кнопки 10 пуска, цикл повтор етс . Так продолжаетс до обнаружени и устранени всех дефектов в N контролируемых объектах 1 группы.
Claims (1)
- Формула изобретени,Устройство дл поиска кратных дефектов в группе объектов, содержащее генератор тактовых импульсов, генератор тестов, счетчик, регистр, триггер , два блока индикации, элемент ИЛИ, элемент И-НЕ, два элемента И, кнопки пуска и сброса, группу коммутаторов , группу узлов неравнозначности , группу переключателей, причем информационный вход каждого коммутао группы соединен с выходом соот5.ветствук цего контролируемого объекта, выходы всех коммутаторов группы соединены с соответстсующиМи входами первого блока индикации, i-й выход каждого коммутатора группы (, где К - число выходов коммутатора) соединен с соответствукщим информационным входом i-ro узла неравнозначности группы, управл ющий вход i-ro узла неравнозначности группы через j-й переключатель группы соединенчс шинами нулевого и единичного потенци алов, входы элемента ИЛИ соединены с выходами всех узлов неравнозначности группы и через кнопку сброса - с выходом генератора тактовых импульсов, выход элемента ИЛИ соединен с нулевым входом триггера, единичный вход которого через кнопку пуска соединен с выходом генератора тактовых импульсов и первым входом первого элемента И второй и третий входы которого соединены соответственно с выходом триггера и инверсным выходом переполнени счетчика, информационный выход которого соединен с входом второго блока индикации и информационным входом регистра, вход записи которого соединен с выходом второго элемента И,входы которого, кроме последнего, объединены с соответствующими входами элемента И-НЕ и подключены к подвижным контактам соответствующих пере- ключателей группы, первый и второй неподвижные контакты которых подключены к шинам нулевого и единичного потенциалов соответственно, выход элемента ИЛИ соединен с последникг входом второго элемента И, выход первого элемента И соединен с тактовым входом генератора тестов, выход которого соединен с входами всех контро- лируемь1х объектов, отличающее с тем, что, с целью повьпиени быстродействи устройства, в него введены индикатор исправности и группа узлов управлени , каждый из которых содержит элемент И, два элемента ИЛИ и три элемента НЕ, причем в каждом узле управлени группы выходы всех элементов НЕ соединены с соответствующими входами первого элемента ИЛИ, вход первого элемента НЕ объеди- иен с первым входом второго элементаИЛИ и подключен к соответствующему )зыходу регистра9 второй вход второго элемента ИЛИ соединен с выходом второго элемента НЕ, выход второго элемента ИЛИ соединен с первым входом элемента И, второй вход которого объединен с входом третьего элемента НЕ, вьпсод элемента И-НЕ соединен с входами вторых элементов НЕ всех узлов управлени группы, входы третьих элементов НЕ всех узлов-управлени группы объединены и через кнопку сброса по.гуслючены к выходу генератора тактовых импульсов, выходы первого элемента ИЛИ и элемента И каждого узла управлени группы соединены соответстве нно с единичными и нулевыми входами соответствующих разр дов счетчика, входы установки и сброса счетчика объединены соответственно с входами установки в исходное состо ние генератора тестов, пр мой выход переполнени счетчика соединен с входом индикатора исправности .Редактор Н. РогуличСоставитель В. ГречневТехред О.Сопкр Корректор Л. ПилипенкоЗаказ 2772/51Тираж 671ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5Производственно-полиграфическое предпри тие г. Ужгород, ул. Проектна , 4Подписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833663966A SU1233157A1 (ru) | 1983-11-22 | 1983-11-22 | Устройство дл поиска кратных дефектов в группе объектов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833663966A SU1233157A1 (ru) | 1983-11-22 | 1983-11-22 | Устройство дл поиска кратных дефектов в группе объектов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1233157A1 true SU1233157A1 (ru) | 1986-05-23 |
Family
ID=21089665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833663966A SU1233157A1 (ru) | 1983-11-22 | 1983-11-22 | Устройство дл поиска кратных дефектов в группе объектов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1233157A1 (ru) |
-
1983
- 1983-11-22 SU SU833663966A patent/SU1233157A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 830392, кл. G 06 F 11/26, 1979. Авторское сврщетельство СССР , № 896628, кл. G 06 F 11/26, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3723868A (en) | System for testing electronic apparatus | |
SU1233157A1 (ru) | Устройство дл поиска кратных дефектов в группе объектов | |
US3562644A (en) | Circuit tester providing circuit-selected test parameters | |
US2324474A (en) | Successive switching apparatus | |
SU896628A1 (ru) | Устройство дл группового поиска кратных дефектов в комбинационных логических блоках | |
SU1126966A1 (ru) | Устройство дл обнаружени кратных дефектов в группе типовых элементов замены | |
USRE25658E (en) | Mckenna binary timer control | |
SU781816A1 (ru) | Устройство дл поиска кратных неисправностей в однотипных логических блоках | |
SU1234840A1 (ru) | Устройство дл непрерывного диагностировани однотипных логических блоков | |
SU1264181A1 (ru) | Устройство дл контрол БИС | |
SU1444779A1 (ru) | Устройство дл автоматического диагностировани однотипных логических блоков | |
SU1180904A1 (ru) | Устройство дл контрол логических блоков | |
SU822391A1 (ru) | Устройства дл управлени переключениемРЕзЕРВА | |
SU1659987A1 (ru) | Устройство дл проверки работоспособности объектов | |
SU1206785A1 (ru) | Устройство дл контрол цифровых блоков | |
SU579658A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1226471A1 (ru) | Устройство дл контрол логических блоков | |
SU1109717A1 (ru) | Устройство дл диагностики электросхем | |
SU811315A1 (ru) | Устройство дл индикации | |
SU1164714A1 (ru) | Устройство дл контрол электропитани электронных вычислительных машин | |
SU1352420A1 (ru) | Логический пробник | |
SU1501059A1 (ru) | Устройство дл контрол блока управлени | |
SU1149265A1 (ru) | Устройство дл формировани тестов диагностики дискретных блоков | |
SU1649550A1 (ru) | Устройство дл контрол логических блоков | |
SU1091339A1 (ru) | Логический анализатор |