SU495712A1 - Оперативное запоминающее устройство - Google Patents

Description

сов, счетчик, содержащий блок 16 младших разр дов кода адреса и блок 17 старших разр дов кода адреса, регистр, содержаш ий блок 18 младших разр дов и блок 19 старших разр дов . Входы адресного блока 2 соединены с адресной магистралью 20, числовой блок 3 подключен к числовой магистрали 21, а блок

4управлени  - к командной магистрали 22. Вход блока 8 подключен к блоку 4 управлени , а выходы - к разр дному блоку 3 и одному из входов элемента «ИЛИ 13, другой вход которого св зан с разр дным блоком 3. Входы ком.мутатора 6 соединены с выходами блока 14 сравнени , элементов «И 12, блока

10 контрол , блока 4 управлени  и дешифратора 9, ВХОД которого соединен с адресным блоком 2. Входы дополнительного накопител 

5подключены к выходам коммутатора 6 и блока 4 управлени , а выходы - к числовой магистрали 21 и одному из входов блока 7, другой ьход которого соединен с блоком 4 управлени , а ВВ1ХОД-с выходной шиной 23 устройства. Входы и выходы блоков 18 и 19 регистра подключены соответственно к выходам и В-..одам блоков 16 и Г/ счетчика адреса.

Устролство раоотает следуюндим образом.

ilpn обнаружении факта сбо  в работе устройства блок 4 управлени  выдает в центральный процессор (па чертеже пе показан) сигнал ирерыванп . Централвньп процессор, анализиру  операцию, выполн емую устройством , кожет разрешпть повторение этой операции , например, дл  коррекции сбо  при записи информации в накопитель 1. В случае новторниго сбо  осуществл етс  переход па выполнение программы диагностики устройства .

получив комапду перехода па программу диагнос,ики устройства, блок 4 уиравлени  переписывает содержимое блоков 16 и 17 счетчикс в блоки 1ь и 19 регистра соответственно , идин из блоков счетчика, иапример Олок 16 младших разр дов кода адреса, устанавливаетс  в нуль, измен   свое состо ние до момента поступлени  импульса переноса старшеги разр да блока 16 в блок 4 управлени  и прекращени  нодачи импульсов па вход блока 16. 5атем блок 4 управлепи  устанавливает в нуль блок 1/ старших разр дов кода адреса и переписывает содержимое блока 18 в ОЛОК 16 младших разр дов кода адреса. Импульс перепоса старшего разр да блока 17 также т рекращает подачу импульсов па его вход. При выходе из стро  формировател  адресных ГОКОВ в блоке 2 блок 14 сравнепи  выдает сигнал неравенства в каждом разр де каждьп раз при включении этого формировател .

Если сигнал сбо  отсутствует хот  бы в одном из разр дов при одном из включений этого формировател , то, следовательно, либо накопитель 1, либо числовой блок 3 неисправны. К таким неисправност м относ тс : обрыв разр дной шины, выход из стро  усилител  воспроизведени  и формировател  разр дного

тока. При обрыве разр дной шины в случае записи нул  на ней надает большое напр жение не только во врем  формировани  фронтов импульса тока, но и во врем  формировани  вершины имнульса. Это свойство используетс  дл  построени  блока 10, служашего дл  обнаружени  Обрывов разр дной шипы.

Выход из стро  усилител  воспроизведени  при секциопироваиии выходной шины может быть обнаружен при наличии систематических сбоев в данном разр де в случае обращени  к  чейкам нам ти, выходиые шины которых объединены в одну секцию и подключены к этому усилителю воспроизведени . Дл  дешифрации номера секции выходной шины можно использовать адрес запоминающей  чейки , который анализируетс  дешифратором 9, подключенным к адресному блоку 2.

Структура дешифратора 9 во многом зависит от организации накопител  1, но почти всегда дл  дешифрации номера секции выходной шины требуетс  пе весь адрес, а кака -то его часть, что значительно упрощает построение такого дешифратора.

Неисправность разр дного формировател  .может быть обиаружеиа при заииси нул  в даппом разр де, в частности при отсутствии импульса тока или при выходе его амплитуды за допустимые пределы. Измерение амплитуды импульса тока в разр дной шиие производитс  блоком И, который во всех аварийных случа х формирует стандартный сигнал. При совпадении этого сигнала с единичным потенциалом нулевого выхода триггера числового блока 3 на элементе 12 формируетс  сигнал о неиоиравпости данного формировател  разр дных токов. Диагностика осуществл етс  как при записи, так и при считывании информации .

При заииси ипформации подсчитываетс  количество песравпепий, формируемых блоком 14 сравнени  кода регистра числа числового блока 3 с кодом, воспроизводимым усилител ми воспроизведени , подключенными к блоку 14 сравнени  через элемент «ИЛИ 13. При считывании блок 14 сравнивает код эталонного слова с выходов блока 8 с кодом, воспроизводимым усилител ми воспроизведени  числового блока 3.

Блок 8 представл ет собой цифровой авто .мат, формирующий последовательность эталоппых слов, позво.т ющих наиболее полно проверить различные части устройства. Сигпалы с выходов депшфратора 9, блока 10, элементов «И 12, блока 14 сравнени  поступают на входы коммутатора 6. В зависимос1И от этих сигналов коммутатор 6 добавл ет в соответствующий канал дополнительного пакопител  5 единнчное ириращение. Цикл проверки повтор етс  необходимое число раз, после чего блок 4 управлени  включает блок 7 аиализа статистических даиных, который обрабатывает данные по программе диагностики устройства. В случае возможности выполнени  этой программы центральным процессором последний обращаетс  к блоку 5.

Claims (1)

1. Формула изобретен и  

   Оперативное запоминающее устройство, содержащее накопитель, подключенный к адресному блоку, соединенному со счетчиком адреса, и разр дному блоку, соединенному с одним из входов элемента «ИЛИ, выход которого подключен к первому входу блока сравнени , второй вход которого соединен с разр дным блоком, блоки контрол , соединенные с накопителем, элементы «И по количеству разр дов накопител , одни из входов которых подключены К разр дному блоку, другие - к выходам одного из блоков контрол , дешифратор, блок управлени , отличающеес  тем, что, с целью повышени  на/южности работы устройства и увеличени  его быстродейств1 Я, оно содержит блок формировани  эталонных слов, вход которого подключен к блоку управлени , а выходы - к разр дному блоку и другому входу элемента «ИЛИ, коммутатор, входы которого подключены к выходам блока сравнени , элементов «И, другого блока контрол , блока управлени  и дешифратора, вход которого соединен с адрсскым блоком, дополнительный накопитель, входы которого подключены к выходам блока управлени  и коммутатора, блок анализа статистических данных, входы которого подключены к выходам блока управлени  и дополинтельного накопител , а выход - к выходной И1ине устройства, регистр, входы и выходы которого подключены к соответствующим выходам и входам счетчика адреса.

   1й-даау.кггг ду