SU1564624A1

SU1564624A1 - Устройство дл контрол логических блоков

Info

Publication number: SU1564624A1
Application number: SU884471665A
Authority: SU
Inventors: Борис Иванович Чванов; Анатолий Иванович Козлов
Original assignee: Предприятие П/Я А-3517
Priority date: 1988-08-15
Filing date: 1988-08-15
Publication date: 1990-05-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл диагностики состо ни логических блоков. Цель изобретени - повышение быстродействи контрол за счет записи в блоке пам ти информации только о неисправных блоках. Устройство содержит группу 1 из N элементов И, блок 2 дл последовательного выделени единиц, блок 3 пам ти, блок 4 индикации, дешифратор 5, счетчик 6, блок 7 формирователей импульсов, два элемента ИЛИ 8,9, формирователь 10 импульсов, блок 11 элементов задержки, формирователи 12 импульсов, вход 13 опроса, информационные входы 14, вход 15 задани режима работы. Положительный эффект достигаетс за счет сокращени времени записи информации о неисправных блоках, а также введением блока последовательного выделени единиц, блоков формирователей импульсов и элементов задержки, элементов ИЛИ, дешифратора, группы элементов И и формировател импульсов. 1 ил.

Description

А

I

.Сбр.

Ј

Р

74

Счет

М

Изобретение откоситс к вычислительной технике и может быть использовано дл диагностики состо ни ло- ги еских блоков.

Цель изобретени - повышение быстродействи устройства.

На чертеже представлена схема устройства .

Устройство содержит группу из п элементов И 1, блок 2 последовательно

ДВ

6,

эл

о выделени единиц из разр дного эичного кода, блок 3 пам ти, блок индикации, дешифратор 5, счетчик блок 7 формирователей импух.ьсов, гмент ИЛИ 8S элемент ИЛИ 9, формирователи 10 импульсов, блок 11 элементов задержки и формирователь 12, импульсов и имеет вход 13 опроса устройства , информационные входы 14 устройства и вход 15 задани режима работы устройства.

Блок 2 дл последовательного выде- ле|ни единиц представл ет собой известное устройство.

Дешифратор 5 предназначен дл определени нулевого состо ни кодовых выходов блока 2 дл последовательного выделени единиц.

Двоичный счетчик 6 содержит logn разр дов.

Блок 7 формирователей импульсов выполнен в виде набора независимых формирователей импульсов по переднему фронту.

Блок 11 задержки импульсов преде- тг вл ет собой набор независимых эле- задержки импульсов,, врем за- которых определ етс временем записи информации в блок пам ти с учетом задержек на логических элементах .

Устройство работает следующим об- р4зом.

При первоначальном выключении уст р(&йства счетчик 6 и блок 2 устанавли в.а.ютс в исходное нулевое состо ние. Цепи установки на схеме не показаны. Устройство будет находитьс в режиме чтени по нулевому адресу. Пусть на информационных шинах 14 присутствует код 110..01, при этом единицы соответствуют неисправным диагностируемым блокам. При поступлении на вход 15 устройства импульса формирователь 12 импульсов по переднему фронту формирует импульс.по которому производитс опрос входных информа

5

0

ционных шин 14 и запись их состо ни в блок 2. Одновременно через элемент ИЛИ 9 происходит сброс счетчика 6. На выходах блока 2 по вл етс код, соответствующий единице, имеющей приоритет, а на соответствующем информационном выходе этого блока по вл етс высокий уровень. На выходе дешифратора 5 по вл етс низкий уровень , переключающий блок пам ти в режим записи и отключающий блок индикации . Низким уровнем с выхода элемента ИЛИ 8 происходит запись установившегос кода на выходе блока 2 в блок пам ти по нулевому адресу, определ емому состо нием счетчика 6. В блоке 7 на соответствующем формирователе формируетс импульс по переднему фронту сигнала, по вившегос на

5

соответствующем информационном выходе блока 2. Сформированный импульс задерживаетс в блоке 11 на врем , определ емое временем записи в блок пам ти с учетом задержек на логических элементах. Задержанным импульсом через элемент ИЛИ 8 производитс сброс старшей единицы в блоке 2 и установка счетчика в следующее состо ние.

Q На выходах блока 2 по вл етс код следующей старшей единицы,, а на соответствующем информационном выходе по вл етс высокий уровень. Происходит запись очередного кода выделенной единицы в блок пам ти., Таким образом происходит последовательна запись в блок пам ти кодов всех записанных единиц по входам 14. При записи кода последней единицы на выходах блока 2 по вл етс нулевой код и на выходе дешифратора 5 по вл етс высокий уровень, который через формирователь 10 импульсов и элемент ИЛИ 9 осуществл ет сброс счетчика 6 в нус левое состо ние, переключает блок пам ти в режим чтени и подключает блок индикации. Происходит чтение первой чейки блока пам ти по нулевому адресу и отображение номера неисправного логического блока в блоке индикации. Дл просмотра всех чеек пам ти необходимо подавать импульс на вход 13 опроса до момента отображени на индикаторах блока индикации всех номеров неисправных блоков.

0

5

Claims

Формула изоб-ретени

Устройство дл контрол логических блоков, содержащее блок пам ти, блок

индикации, счетчик, первый формирователь импульсов, причем группа адресных входов блока пам ти соединена с группой разр дных выходов счетчика, вход задани режима работы устройства соединен с входом первого формировател импульсов, отличающеес тем, что, с целью повышени

быстродействи КОНТРОЛЯ, В УСТРОЙСТВО

введены блок формирователей импульсов , блок элементов задержки, группа элементов И, два элемента ИЛИ, второй формирователь импульсов, дешифратор и блок последовательного выделени единиц, причем группа информационных входов устройства дл подключени к выходам контролируемого блока соединена с первыми входами элементов И группы, вторые входы элементов И которой объединены и соединены с первым входом первого элемента ИЛИ и . подключены к выходам первого формировател импульсов, выходы элементов И группы соединены с группой информа- ционных входов блока последовательного выделени единиц, перва группа информационных выходов которого сое

Q

5

динена с группой входов дешифратора и группой информационных входов блока пам ти, группа выходов которого соединена с группой информационных входов блока индикации, управл ющий вход которого объединен с входом второго формировател импульсов, с входом режима записи-чтени блока пам ти и подключен к выходу дешифратора, вход опроса устройства соединен с первым входом второго элемента ИЛИ, входы которого, кроме первого, соединены с группой выходов блока элементов задержки, группа входов которого соединена с группой выходов блока формирователей импульсов, группа входов которого соединена с второй группой информационных выходов блока последовательного выделени единиц, вход синхронизации которого объединен со стробирующим входом блока пам ти , со счетным входом счетчика и подключен к выходу второго элемента ИЛИ, выход второго формировател импульсов соединен с вторым входом первого элемента ИЛИ, выход которого соединен с входом обнулени счетчика.