SU1140180A1 - Оперативное запоминающее устройство с автономным контролем - Google Patents

Abstract

ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОНО.МНЫМ КОНТРОЛЕМ, содержащее блоки пам ти, адресные входы которых соединены с выходами счетчика, а выходы подключены к одним из входов блока контрол  по четности , выход которого  вл етс  управл ющим выходом устройства, отличающеес  тем, что, с целью упрощени  и повыщени  надежности устройства, в него введены генератор импульсов, триггеры с первого по третий, элементы И с первого по п тый и элементы И-НЕ с первого по одиннадцатый, причем одни из входов сброса триггеров и счетчика  вл ютс  первы.м управл ющим входом устройства, вторым управл ющим входом которого  вл етс  установочный вход второго триггера, единичный выход которого соединен с входом генератора импульсов, с первыми входами п того элемента И, элементов И-НЕ с седьмого по дес тый и информационным входом третьего триггера, выход генератора импульсов .подключен к второму входу п того элемента И, к первым входам элементов И с первого по четвертый и к счетному входу цервого триггера, единичный выход которого соединен со счетным входом третьего триггера, с первым входом первого элемента И-НЕ и с вторыми входами элементов И-НЕ с седьмого по дес тый , нулевой выход первого триггера соединен с информационным входом того же триггера, единичный выход третьего триггера соединен с вторым входом первого элемента И-НЕ, выход которого соединен с первым входом шестого элемента И-НЕ, второй вход кот.орого  вл етс  третьим управл ющим входом устройства, первые входы элементов И-НЕ с второго по п тый  вл ютс  четвертым управл ющим входом устройства, а 3. вторые - соответственно управл ющими входами устройства с п того по восьмой, ел выходы элементов И-НЕ с второго по п тый соединены соответственно с вторыми входами элементов И с первого по четвертый, выходы элементов И-НЕ с седьмого по дес тый подключены к информационным входам соответствующих блоков пам ти, управл ющие входы которых соединены с выходами элементов И с первого по четвертый, 4 выход п того элемента И подключен к другому входу блока контрол  по четности, одни из выходов счетчика соединены с входами одиннадцатого элемента И-НЕ, выход ко00 о торого соединен с другими входами сброса счетчика и триггеров, счетный вход счетчика подключен к выходу шестого элемента И-НЕ.

Description

Изобретение относитс  к вычислительной технике, в частности к запоминающим устройствам , устройствам дл  записи и считывани  информации в цифровых запоминающих устройствах, и может быть использовано во внешних устройствах ЭВМ.

Известно оперативное запоминающее устройство, содержащее накопители, счетчик, элемент ИЛИ, триггеры, элементы 2 И-ИЛИ-, НЕ, ИЛИ-НЕ и элемент НЕ, причем одни из входов накопителей подключены к одним из выходов счетчика, а другие - соответственно к выходам элементов 2И-ИЛИ-НЕ и ИЛИ-НЕ, выход элемента ИЛИ соединен со счетным входом счетчика, единичные выходы триггеров подключены к одним из входов элементов 2И-ИЛИ-НЕ, другие входы которых соединены соответственно с входами элемента ИЛИ,  вл ющимис  соответственно входами чтени  и записи устройства I.

Недостатками этого устройства  вл ютс  сложность управлени  записью и считыванием и невысока  достоверность информации , хранимой в нем.

Наиболее близким к предлагаемому  вл етс  запоминающее устройство с самоконтролем , содержащее накопители, выходы которых подключены к входам блоков контрол  и входам блоков сравнени , соединенным регистрами, св занными с дещифраторами , блок формировани  сигнала отказа, подключенный к блоку задержки строба 2.

Недостатками этого устройства  вл ютс  больщие аппаратурные затраты и св занна  с ними недостаточна  надежность.

Цель изобретени  - упрощение и повыщение надежности устройства.

Поставленна  цель достигаетс  тем, что в оперативное запоминающее устройство с автономным контролем, содержащее блоки пам ти, адресные входы которых соединены с выходами счетчика, а выходы подключены к одним из входов блока контрол  по четности , выход которого  вл етс  управл ющим выходом устройства, введены генератор импульсов, триггеры с первого по третий, элементы И с первого по п тый и элементы И-НЕ с первого по одиннадцатый, причем одни из входов сброса триггеров и счетчика  вл ютс  первым управл ющим входом устройства, вторым управл ющим входом которого  вл етс  установочный .вход второго триггера, единичный выход которого соединен с входом генератора импульсов, с первыми входами п того элемента И. элементов И-НЕ с седьмого по дес тый и информационным входом третьего триггера, выход генератора импульсов подключен к второму входу п того элемента И, к первым входам элементов И с первого по четвертый и к счетному входу первого триггера, единичный выход которого соединен со счетным входом третьего триггера, с первым входом первого элемента И-НЕ и с вторыми входами элементов И-НЕ с седьмого по дес тый , нулевой выход первого триггера соединен с информационным входом того же триггера, единичный выход третьего триггера соединен с вторым входом первого элемента И-НЕ, выход которого соединен с первым входом щестого элемента И-НЕ, второй вход которого  вл етс  третьим управл ющим входом устройства, первые входы элементов И-НЕ с второго по п тый  вл ютс  четвертым управл ющим входом устройства, а вторые - соответственно управл ющими . входами устройства с п того по восьмой,

выходы элементов И-НЕ с второго по п тый соединены соответственно с вторыми входами элементов И с первого по четвертый, выходы элементов И-НЕ с седьмого по дес тый подключены к информационным входам соответствующих блоков пам ти, управл ющие входы которых соединены с выходами элементов И с первого по четвертый, выход п того элемента И подключен к другому входу блока контрол  по четности, одни из выходов счетчика соединены с входами одиннадцатого элемента И-НЕ, выход которого соединен с другими входами сброса счетчика и триггеров, счетный вход счетчика к выходу щестого элемента И-НЕ.

На чертеже изображена структурна  схема предлагаемого оперативного запоминающего устройства с автономным контролем .

Оперативное запоминающее устройство с автономным контролем содержит блоки

--4 пам ти, выполненные, например, на микросхемах типа 565 РУ 2, счетчик 5, триггеры 6-8 с первого по третий, генератор 9 импульсов, блок 10 контрол  по четкх:)сти, элементы И-НЕ 11-21 с первого по одиннадцатый , элементы И 22-26 с первого.по п тый.

Устройство имеет управл ющие входы 27-34 и выход 35.

Запоминающее устройство может работать в трех режимах: проверка ЗУ контрольными кодами; запись информации; считывание информации.

В режи.ме проверки ЗУ контрольными кодами устройство работает следующим образом.

Q Перед началом работы импульсом отрицательной пол рности с входа 28 счетчик 5, триггеры 6 и 7 устанавливаютс  в исходное нулевое состо ние. В этом режиме на входах 29-33 посто нно присутствует уровень логического нул , а на входе 27 - уровень

5 ./ огической единицы. При поступлении на вход 34 импульса отрицательной пол рности на выходе триггера 7 по вл етс  уровень логической единицы, который разрешает

работу генератора 9. На выходе генератора 9 по вл етс  импульс отрицательной пол рности . Перед ним фронтом этого импульса перебрасываетс  триггер 6, на нулевом выходе которого по вл етс  уровень логического нул . На выходах элементов И-НЕ 17-20 по вл етс  уровень логической единицы, на выходах элементов И 22-25 - уровень логического нул . Происходит запись логической единицы в блоки 1-4 по адресу 0000000. После окончани  импульса отрицательной пол рности на выходе элементов И 22-25 по вл етс  уровень логической единицы. Происходит считывание информации из блоков 1-4 по адресу 0000000. С выходов блоков 1-4 уровни логической единицы поступают на входы блока 10 контрол  по четности. На выходе элемента И 26 по вл етс  уровень логической единицы , который разрешает контроль информации в блоке 10. В случае нечетной (Ошибочной ) информации формируетс  уровень логической единицы на -выходе блока 10. Затем на выходе генератора 9 по вл етс  второй импульс отрицательной пол рности. По переднему фронту этого импульса перебрасываетс  триггер 6, на его нулевом выходе по вл етс  уровень логического нул . На единичном выходе триггера 8 по вл етс  уровень логической единицы. На выходах элементов И-НЕ 17-20 по вл етс  уровень логического нул . На входах элементов И 22-25 по вл етс  уровень логического нул . Происходит запись логического нул  в блоки 1-4 по адресу 0000000. После окончани  импульса отрицательной пол рности на выходе элементов И 22-25 по вл етс  уровень логической единицы. Происходит считывание информации из блоков по адресу 0000000. С выходов блоков 1-4 уровни логического нул  поступают на входы блока 10. На выходе элемента И 26 по вл етс  уровень логической единицы, который разрешает контроль информации в блоке 10. В случае нечетной (ошибочной)информации формируетс  уровень логической единицы на выходе блока 10. Затем на выходе генератора 9 по вл етс  третий импульс отрицательной пол рности. По этому импульсу перебрасываетс  триггер 6, на единичном выходе которого по вл етс  уровень логического нул . На выходе элемента И-НЕ 16 по вл етс  уровень логической единицы, по положительному фронту которого на счетчике устанавливаетс  адрес 0000001. Происходит запись-считывание в блоки 1-4 сначала уровн  -логической единицы, затем уровн  логического нул  по -описанному принципу . Так происходит проверка блоков 1-4 и запись в них по всем адресам уровней логического нул . После установки на счетчике 5 адреса 1010001 на выходе элемента И-НЕ 21 по вл етс  отрицательный уровень,

который устанавливает устройство в исходное состо ние (сбрасываютс  счетчик 5, триггеры 6-8). На этом заканчиваетс  проверка ЗУ контрольными кодами.

В режиме записи информации устройство

работает следуюш.им образом.

Формируетс  положительный импульс разрешени  записи. Если во врем  действи  этого импульса на одном из входов 29,31 - 33 по вл етс  положительный сигнал, то

происходит запись в  чейку пам ти уровн  логической единицы (на выходах элементов И-НЕ 12,И 22 и триггера 7 присутствует уровень логического нул , на выходе элемента И-НЕ 17 - уровень логической единицы ). Если на указанном входе отсутствует

положительный импульс, то в  чейках пам ти остаетс  уровень логического нул  (который был записан при проверке ЗУ контрольными кодами). Затем при поступлении отрицательного импульса по входу 27 измен етс  адрес  чейки пам ти. Процесс записи информации повтор етс . После записи информации в  чейку с адресом 1010000 по входу 28 поступает отрицательный импульс, который устанавливает в начальное состо ние счетчик 5.

В режиме считывани  информации устройство работает следующим образом.

В течение всего режима на выходе триггера 7 посто нно присутствует уровень логического нул , на выходе генератора 9 -

уровень логической единицы, на выходе 30 - уровень логического нул , на выходе элементов И-НЕ 12-15 - уровень логической единицы, на выходе элементов И 22-25- уровень логической единицы.

Устройство находитс  в режиме считывани  информации из  чейки с адресом 0000000. При поступлении отрицательного импульса по входу 27 измен етс  адрес  чейки (0000001). Происходит считывание информации из этой  чейки. После считывани 

информации из  чейки с адресом 1010000 отрицательным импульсом по входу 28 счетчик 5 устанавливаетс  в начальное состо ние .

Изобретение позвол ет строить запоминающие устройства с большим объемом пам ти при относительно простой схеме управлени . Это, в свою очередь, повышает надежность работы устройства.

Claims (1)

1. ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ КОНТРОЛЕМ, содержащее блоки памяти, адресные входы которых соединены с вьь ходами счетчика, а выходы подключены к одним из входов блока,контроля по четности, выход которого является управляющим выходом устройства, отличающееся тем, что, с целью упрощения и повышения надежности устройства, в него введены генератор импульсов, триггеры с первого по третий, элементы И с первого по пятый и элементы И-НЕ с первого по одиннадцатый, причем одни из входов сброса триггеров и счетчика являются первым управляющим входом устройства, вторым управляющим входом которого является установочный вход второго триггера, единичный выход которого соединен с входом генератора импульсов, с первыми входами пятого элемента И, элементов И-НЕ с седьмого по десятый и информационным входом третьего триггера, выход генератора импульсов .подключен к второму входу пятого элемента И, к первым входам элементов И с первого по четвертый и к счетному входу первого триггера, единичный выход которого соединен со счетным входом третьего триггера, с первым входом первого элемента И-НЕ и с вторыми входами элементов И-НЕ с седьмого по десятый, нулевой выход первого триггера соединен с информационным входом того же триггера, единичный выход третьего триггера соединен с вторым входом первого элемента И-НЕ, выход которого соединен с первым входом шестого элемента И-НЕ, второй вход которого является третьим управляющим входом устройства, первые входы элементов И-НЕ с второго по пятый являются четвертым управляющим входом устройства, а а вторые — соответственно управляющими входами устройства с пятого по восьмой, выходы элементов И-НЕ с второго по пятый соединены соответственно с вторыми входами элементов И с первого по четвертый, выходы элементов И-НЕ с седьмого по десятый подключены к информационным входам с<^ответствующих блоков памяти, управляющие входы которых соединены с выходами элементов И с первого по четвертый, выход пятого элемента И подключен к другому входу блока контроля по четности, одни из выходов счетчика соединены с входами одиннадцатого элемента И-НЕ, выход которого соединен с другими входами сброса счетчика и триггеров, счетный вход счетчика подключен к выходу шестого элемента И-НЕ.