DE69635664T2

DE69635664T2 - Redundanzstruktur in einer digitalen vermittlungsstelle

Info

Publication number: DE69635664T2
Application number: DE69635664T
Authority: DE
Inventors: Peter Lundh; Anders Bjenne
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1995-10-03
Filing date: 1996-10-02
Publication date: 2006-08-10
Anticipated expiration: 2016-10-03
Also published as: BR9610806A; NO981478D0; EP0853865B1; US6295274B1; AU7233096A; NO981478L; MX9802049A; KR19990063966A; SE505091C2; DE69635664D1; CN1203011A; AU710321B2; EP0853865A1; KR100352128B1; SE9503421D0; WO1997013390A1; TW341021B; SE9503421L; CA2233844A1; JPH11513547A

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft entsprechend einem ersten Aspekt ein Redundanzsystem für eine Funktionseinheit in einem digitalen Schalter bzw. Vermittlung und ein Verfahren für das Bereitstellen eines solchen Redundanzsystems.
Entsprechend einem zweiten Aspekt betrifft die Erfindung ein Redundanzsystem für einen digitalen Schalter mit Schalter-Eingängen und Schalter-Ausgängen und Schalt-Ausrüstung zwischen diesen. Die Schalt-Ausrüstung umfasst einen Schalt-Kern und Funktionseinheiten, einen Verbindungsweg für Datenströme zwischen einem Schalter-Eingang und einem Schalter-Ausgang, welcher fähig ist eine Anzahl solcher Funktionseinheiten auf beiden Seiten des Kerns zu umfassen. Das Redundanzsystem umfasst parallel arbeitende wechselseitig im Wesentlichen identische Schalt-Ausrüstung und Mehrheits-Votum-Funktionen aufweisende Schalter-Ebenen, Verteilungs-Mittel für das Verteilen eines von außen in die Ausrüstung der Schalter-Ebenen hereinkommenden Datenstroms und Zusammensetzungs-Mittel für das Zusammenführen der von den Schalter-Ebenen kommenden Datenströmen.
Entsprechend dem zweiten Aspekt betrifft die Erfindung auch ein Verfahren für das Bereitstellen einer Redundanz-Struktur für einen digitalen Schalter mit Schalter-Eingängen und Schalter-Ausgängen und Schalt-Ausrüstung zwischen diesen, wobei diese Redundanz-Struktur einen Schalt-Kern und Funktionseinheiten sowie einen Verbindungsweg für Datenströme zwischen einem Schalter-Eingang und einem Schalter-Ausgang umfasst, welcher fähig ist eine Anzahl solcher Funktionseinheiten auf beiden Seiten des Kerns zu beinhalten.
STAND DER TECHNIK
US 4,706,150 betrifft ein Schalt-Protokoll für mehrfache autonome Schaltebenen. Überwachung/Behandlung wird in den Ebenen durchgeführt und Wiederholungs-Versuche sind vorgesehen, wenn Verbindungsversuche fehlgeschlagen sind. Die Wiederholungsversuche können von einem Anwender ausgehen, der Verbindungen durch eine Mehrheit der Ebenen eingerichtet hat und eine Wiederholungsversuch-Anforderung herausgibt, welche bereits in den verbleibenden Ebenen eingerichtete Verbindungen beiseite legt. Entsprechend einer anderen Form geben alle Nutzer Wiederholungsversuch-Anforderungen heraus, wobei die Ebenen in Übereinstimmung mit einem Prioritätsschema eine höher priorisierte Anforderung akzeptieren und eine niedrigere zurückweisen.
US 5,278,843 offenbart ein Mehrfach-Prozessor-System, in welchem bei Auftreten von Fehlern in den Mikroprozessoren in Übereinstimmung mit einer Mehrheitsregel entschieden wird und die Auswahl auf dieser und einer vorbestimmten Prioritäts-Reihenfolge ausgeführt wird und ein Ausgangs-Signal durch den Mikroprozessor ausgegeben wird, in welchem kein Fehler ist und dessen Priorität höher ist.
In EP 097,781 ist ein Verfahren für das Prüfen von sehr schnellen Logik-Systemen beschrieben, wobei eine langsame Prüfvorrichtung verwendet wird. Bei dem Prüfen werden unterschiedliche Prüf-Muster verwendet.
US 4,393,490 betrifft ein digitales Schalter-System mit eingebauter Fehler-Identifizierung, wobei auch die Injektion eines Fehlermusters angewandt wird.
US 4,535,442, GB 1,393,645, GB 1,439,568 und GB 1,582,456 beschreiben unterschiedliche Typen von digitalen Schalter-Systemen mit Fehler-Überwachung/Behandlung.
Mehrheits-Votum-Funktionen in Dreifach-Redundanzsystemen sind seit langer Zeit in Verwendung, z.B. in Telekommunikations-Ausrüstungen.
Ein Beispiel hierfür wird offenbar aus dem Schwedischen Patent 446,475.
WO 92/01357 betrifft ein Verfahren und eine Vorrichtung für das Prüfen und Überwachen/Behandeln von Mehrheits-Voten in einem Mehrfach-Ebenen-Digital-Auswähler mit identischer Ausrüstung in zumindest drei parallel arbeitenden Ebenen.
Die ausschließliche Verwendung von Mehrheits-Voten hat sich in bestimmten Fällen als ineffizient herausgestellt, nämlich wenn alle drei Ebenen nicht fehlerfrei sind. Dieses ist insbesondere wahr in Fällen von entstehenden Problemen bei dem Verwalten/Handhaben der Ebenen in einem System auf Grund eines Fehlers, wenn eine Ebene oder eine Platine ausgetauscht wird oder das System erweitert wird oder bei Änderung von Platinen-Typen neu konfiguriert wird. Dieses kann zu Störungen auf Systemebene führen.
ZUSAMMENFASSUNG
Ein erstes allgemeines Ziel der Erfindung ist es ein verbessertes Redundanzsystem für Telekommunikations-Ausrüstungen bereitzustellen, insbesondere für digitale Zeit-Schalter.
In einem auf Mehrheits-Votum-Funktionen aufgebauten Redundanzsystems ist es ein zweites Ziel Funktionalität einzuführen, die befähigt durch eine oder mehrere nicht fehlerfreie Ebenen verursachte Probleme zu handhaben.
Ein drittes besonderes Ziel ist es Funktionalität einzuführen, welche in verbesserter Handhabung der Ebenen bei Fehlern resultiert, wenn Ebenen oder Platinen ausgewechselt werden oder wenn das System im Falle von veränderten Platinen-Typen neu konfiguriert wird.
Ein viertes besonderes Ziel in dem gerade erwähnten Zusammenhang ist es das Handhaben von Platinen ohne Störungen auf Systemebene zu ermöglichen.
Weitere Ziele werden nachfolgend aus der genaueren Betrachtung der Erfindung und ihrer Vorteile sichtbar werden, insbesondere aus der Beschreibung von Verkörperungen mit Bezugnahme auf die Zeichnungen.
Die obigen Ziele sind durch das in den angehängten Patentansprüchen Festgestellte erreicht worden.
In dem Redundanzsystem entsprechend dem ersten Aspekt ist die Funktionseinheit zumindest verdreifacht in parallel arbeitenden Ebenen. Mittel sind bereitgestellt für das Verbreiten aus jeder Ebene eines entsprechenden vorbei fließenden Datenstroms in jede zu dieser parallelen Ebene. Jede Ebene hat eine Einheit für Wartungsfunktionen, einschließend eine Mehrheits-Votum-Funktion, welche den Datenstrom der eigenen Ebene und der zu dieser parallelen Ebenen empfängt und diese auf einer Bit-Ebene für das Erzeugen eines Mehrheits-Votum-Datenstroms vergleicht. Eine Ebenen-Zustands-Prüf-Funktion zeigt an, wenn Verbindungen der Ebenen sinnvolle Information und Synchronisation aufweisen, und gibt ein Verbindungs-Zustand-Anzeige-Signal für jede Ebene als Anzeige hierfür aus. Eine Prioritäts-Auswahl-Funktion ist verbunden um den Mehrheits-Votum-Datenstrom und das Verbindungs-Zustand-Anzeige-Signal zu empfangen und, wenn Letzteres keine Fehlerbedingung anzeigt, den Mehrheits-Votum-Datenstrom als einen ausgehenden Datenstrom von der Funktionseinheit durch zu lassen. Im Fall der Anzeige einer Fehlerbedingung in einer oder mehreren von den Verbindungs-Zustand-Anzeige-Signalen wählt die Prioritäts-Auswahl- Funktion auf der Basis einer vorbestimmten Prioritäts-Reihenfolge den Datenstrom von einer der Ebenen als den ausgehenden Datenstrom aus.
Das Redundanzsystem entsprechend dem zweiten Aspekt ist zumindest auf eine Mehrzahl von Funktionseinheiten auf jedem der Verbindungswege für den Datenstrom zwischen Schalter-Ausgang und Schalter-Eingang verteilt, in einer Weise, dass jede solche Funktionseinheit ihr eigenes Redundanz-Subsystem mit parallel arbeitenden Ebenen aufweist und Mittel umfasst für das Verbreiten eines entsprechenden von der Ausrüstung einer jeden Ebene zu jeder hierzu parallelen Ausrüstung vorbei fließenden Datenstroms. Jede Ebene und jeder Schalter-Ausgang hat eine Einheit für Wartungsfunktionen, einschließend eine Mehrheits-Votum-Funktion, welche den Datenstrom der eigenen Ebene und der zu dieser parallelen Ebenen empfängt und diese auf einer Bit-Ebene für das Erzeugen eines Mehrheits-Votum-Datenstroms vergleicht. Eine Ebenen-Zustands-Prüf-Funktion zeigt an, wenn Verbindungen der Ebenen sinnvolle Information und Synchronisation aufweisen, und gibt ein Verbindungs-Zustand-Anzeige-Signal für jede Ebene als Anzeige hierfür aus. Eine Prioritäts-Auswahl-Funktion ist verbunden um den Mehrheits-Votum-Datenstrom und die Verbindungs-Zustand-Anzeige-Signale zu empfangen. Wenn die Verbindungs-Zustand-Anzeige-Signale keine Fehlerbedingung anzeigen, dann lässt die Prioritäts-Auswahl-Funktion den Mehrheits-Votum-Datenstrom als einen ausgehenden Datenstrom passieren; jedoch im Fall der Anzeige einer Fehlerbedingung in einer oder mehreren von den Verbindungs-Zustand-Anzeige-Signalen, wählt die Prioritäts-Auswahl-Funktion auf der Basis einer vorbestimmten Prioritäts-Reihenfolge den Datenstrom von einer der Ebenen als den ausgehenden Datenstrom aus.
Die Redundanzsysteme entsprechend dem ersten und dem zweiten Aspekt haben eine Anzahl von bevorzugten und wichtigen Verkörperungen, von welchen einige nachfolgend aufgeführt sind.
Die Einheit für Wartungsfunktionen schließt sinnvoll auch eine Ebenen-Vergleichs-Funktion ein, welche die parallelen Datenströme mit dem Mehrheits-Votum-Datenstrom vergleicht und im Fall einer Abweichung von diesem ein Fehler-Anzeige-Signal für den abweichenden Datenstrom ausgibt.
Die Mehrheits-Votum-Funktion und Ebenen-Vergleichs-Funktion kann, in dieser Verbindung, geprüft werden durch sukzessives temporäres Verändern des Aussehend des Datenstroms von den Ebenen in einer Weise, dass in dem Datenstrom von einer Ebene zu einem Zeitpunkt eine Sequenz von bekannten Prüf-Bit-Mustern eingespeist wird.
Eine Muster-Erkennungs-Funktion kann in dieser Verbindung verbunden werden mit dem Ausgang der Prioritäts-Auswahl-Funktion um in dem ausgehenden Datenstrom das Prüf-Bit-Muster während bestimmter Abschnitte des Datenstroms abzutasten.
Entsprechend einer sehr wichtigen Verkörperung empfängt die Ebenen-Zustands-Abtast-Funktion ein Verbindungs-Zustand-Anzeige-Eingabe-Signal für jede Ebene und leitet diese Signale als ein Verbindungs-Zustand-Anzeige-Ausgabe-Signal an die Prioritäts-Auswahl-Funktion. Die Ebenen-Zustands-Abtast-Funktion schließt dann Mittel ein um für Prüfzwecke einem oder mehreren der Verbindungs-Zustand-Anzeige-Ausgabe-Signale Verbindungs-Zustand-Anzeige-Werte während dieses bestimmten Abschnitts des Datenstroms mitzuteilen.
Die Prioritäts-Auswahl-Funktion wird geprüft durch Deaktivieren einer oder mehrerer Verbindungs-Zustand-Anzeige-Signale und Senden anderer Signal-Muster von der Ebene, welche erwartet wird ausgewählt zu sein, als von den anderen zwei Ebenen in einer solchen Weise, dass alle Fälle simuliert werden, welche entsprechend der vorbestimmten Prioritäts-Reihenfolge auftreten können.
Außerdem gibt es vorzugsweise in jeder Ebene Mittel für das kontinuierliche Neuschreiben/Abgleichen von Speicherpositionen zwischen den Ebenen, ebenso wie Mittel für das Auslesen einer Position aus einem Speicher in der eigenen Ebene und in jeder der anderen Ebenen in eine Mehrheits-Votum-Funktion in der entsprechenden Ebene. Mittel sind außerdem bereitgestellt für das Zurückgeben des Ergebnisses von der Mehrheits-Votum/Prioritäts-Auswahl-Funktion an den Speicher der eigenen Ebene und das Schreiben in dieselbe Position.
Für Fehler-Lokalisierung von Schaltungs-Platinen können außerdem entsprechend einer Verkörperung Mittel bereitgestellt sein für Berechnen eines Werts der Prüfsumme für jedes Schaltungs-Platinen-Interface in jeder Ebene, Mittel für den Ebenen-Vergleich der Prüfsummen auf einer Bit-Ebene, im Wechsel in den entsprechenden Ebenen, und Mittel für das Anzeigen dieser Abweichung, im Fall der Abweichung in einer/einigen Prüfsummen aus irgendeiner Ebene, und das Aufzeigen der falschen Prüfsumme.
In dem Verfahren entsprechend dem ersten Aspekt wird zumindest die Verdreifachung der Funktionseinheiten, welche in den Ebenen parallel arbeiten, und das Verbreiten eines entsprechenden vorbei fließenden Datenstroms aus jeder Ebene zu der Ausrüstung einer jeden zu dieser parallelen Ebene ausgeführt. In jeder Ebene werden die Datenströme der eigenen Ebene und die Datenströme der hierzu parallelen Ebenen auf einer Bit-Ebene verglichen um einen Mehrheits-Votum-Datenstrom zu erzeugen. Es wird angezeigt, ob die Verbindungen der Ebenen sinnvolle Information und Synchronisation aufweisen und als ein Ergebnis wird ein Verbindungs-Zustand-Anzeige-Signal ausgesandt. Wenn die Verbindungs-Zustand-Anzeige-Signale keine Fehlerbedingung anzeigen, wird der Mehrheits-Votum-Datenstrom als ausgehender Datenstrom ausgesandt, aber in dem Fall der Anzeige einer Fehlerbedingung in einem oder mehreren der Verbindungs-Zustand-Anzeige-Signale wird einer der Datenströme aus den Ebenen auf der Basis einer vorbestimmten Prioritäts-Reihenfolge als der ausgehende Datenstrom ausgewählt.
In dem Verfahren entsprechend dem zweiten Aspekt ist das Redundanzsystem zumindest an eine Mehrzahl von Funktionseinheiten auf jedem der Verbindungswege für den Datenstrom vom Schalter-Eingang zum Schalter-Ausgang aufgeteilt, in einer Weise, dass jede solche Funktionseinheit ihr eigenes Redundanz-Subsystem mit parallel arbeitenden Ebenen hat. Von der Ausrüstung einer jeden Ebene wird ein entsprechender vorbei fließender Datenstrom zu jeder hierzu parallelen Ausrüstung verbreitet und in jeder Ebene und jedem Schalter-Ausgang werden die Datenströme der eigenen Ebene und der zu dieser parallelen Ebenen auf einer Bit-Ebene verglichen um einen Mehrheits-Votum-Datenstrom zu erzeugen. Es wird angezeigt, ob die Verbindungen der Ebenen sinnvolle Information und Synchronisation aufweisen und als ein Ergebnis wird ein Verbindungs-Zustand-Anzeige-Signal für jede Ebene, das eine Anzeige hiervon bildet, ausgesandt. Wenn die Verbindungs-Zustand-Anzeige-Signale keine Fehlerbedingung anzeigen, wird der Mehrheits-Votum-Datenstrom von der Funktionseinheit als ein ausgehender Datenstrom durchgelassen, aber in dem Fall der Anzeige einer Fehlerbedingung in einem oder mehreren der Verbindungs-Zustand-Anzeige-Signale wird der Datenstrom aus einer der Ebenen auf der Basis einer vorbestimmten Prioritäts-Reihenfolge als der ausgehende Datenstrom ausgewählt.
Die Verfahren entsprechend dem ersten und dem zweiten Aspekt haben eine Anzahl von bevorzugten und wichtigen Verkörperungen, von welchen einige nachstehend dargestellt werden.
Die parallelen Datenströme werden mit dem Mehrheits-Votum-Datenstrom verglichen und im Fall der Abweichung von diesem wird ein Fehler-Anzeige-Signal für die abweichenden Datenströme ausgesandt.
Das Mehrheits-Votum und der Ebenen-Vergleich wird geprüft durch das sukzessive temporäre verändern des Aussehens der Datenströme von den Ebenen in einer Weise, dass in dem Datenstrom von einer Ebene zu einem Zeitpunkt eine Folge von bekannten Prüf-Bit-Mustern eingespeist wird.
In dem ausgehenden Datenstrom wird das Prüf-Bit-Muster während bestimmter Abschnitte des Datenstroms abgetastet.
Ein Verbindungs-Zustand-Anzeige-Eingabe-Signal wird für jede Ebene empfangen und als ein Verbindungs-Zustand-Anzeige-Ausgabe-Signal an die Prioritäts-Auswahl-Funktion weitergeleitet und an ein oder mehrere Verbindungs-Zustand-Anzeige-Ausgabe-Signale werden Verbindungs-Fehler-Anzeigewerte während bestimmter Abschnitte des Datenstroms mitgeteilt.
Die Prioritäts-Auswahl wird durch das Deaktivieren von einem oder mehreren der Verbindungs-Zustand-Anzeige-Signale und das Senden anderer Signal-Muster von der als ausgewählt zu werden erwarteten Ebene als von den anderen beiden Ebenen in der Weise geprüft, dass alle Fälle simuliert werden, die entsprechend der festgelegten Prioritäts-Reihenfolge auftreten können.
Neuschreiben/Abgleichen von Speicher-Positionen zwischen den Ebenen wird kontinuierlich durch Auslesen einer Position aus dem Speicher in der eigenen Ebene und in jeder der anderen Ebenen und das Unterwerfen der Position einer Mehrheits-Votum-Auswahl in der entsprechenden Ebene ausgeführt und das Ergebnis der Mehrheits-Votum/Prioritäts-Auswahl wird zurück geleitet zu dem Speicher der eigenen Ebene und wird in dieselbe Position geschrieben.
Für die Fehler-Lokalisierung von Schaltungs-Platinen wird eine Prüfsumme für jede Schaltungs-Platine in allen Ebenen bestimmt. Ebenen-Vergleich der Prüfsummen wird im Wechsel in den entsprechenden Ebenen auf einer Bit-Ebene ausgeführt und im Fall de Abweichung in einer/einigen der Prüfsummen von irgendeiner Ebene wird diese Abweichung angezeigt und die Prüfsumme, welche falsch ist, wird aufgezeigt.
Entsprechend ist, in Übereinstimmung mit dem oben in größerem Detail Definierten, ein Mechanismus vorgeschlagen, welcher Priorisierung entsprechend einer festgelegten Prioritäts-Reihenfolge zwischen den Ebenen zulässt, sobald alle drei Ebenen nicht fehlerfrei sind. Der Hauptvorteil erscheint in der Handhabung der Ebenen bei Fehlern, wenn eine Ebene oder Platine ausgewechselt wird oder wenn das System erweitert wird oder im Fall der Veränderung von Platinen-Typen neu konfiguriert wird.
Der Vorschlag beinhaltet auch Routine-Prüfungen für die Überwachung und Wartung.
Ebenso ist Funktionalität für das Abgleichen/Aktualisieren zwischen den Ebenen eingeschlossen, diese wird im Fall von weichen Fehlern und Platinen-Austausch verwendet um diese synchron zu machen. Abgleichen/Aktualisieren wird für alle Speicher verwendet, deren Information eine gewisse Lebensdauer hat. Ohne Abgleich/Aktualisierung könnten weiche Fehler in diesen Speichern zumindest implizieren, dass Störungen verbundene Vorrichtungen auf Grund von Doppelfehlern beeinträchtigen.
Um dieses zusammen zu fassen, eine Schalter-Implementierung der Erfindung kann einschließen die Verwendung von:

– Mehrheits-Votum im Betrieb,
– Übergang zu Prioritäts-Auswahl, wenn eine oder mehrere Verbindungen ohne Synchronisation sind,
– Schalter-Ebenen-Vergleich für Schalterbetrieb-Wartung,
– Routine-Prüfungen basierend auf der Verwendung von Prüf-Mustern,
– Abgleich/Aktualisierung zwischen den Schalter-Ebenen.

Die Wartung in dem Schalter basiert auf der Tatsache, dass dieser aus drei identischen und synchronisiert arbeitenden Schalter-Ebenen besteht. Daten zu verbundenen Vorrichtungen werden vor der Weitergabe durch Mehrheits-Votum ausgewählt. Die Verwendung des Mehrheits-Votums macht den Schalter tolerant gegenüber Bit-Fehlern in jeweils einer Schalter-Ebene. Um genügende Fehler-Lokalisierung zu erhalten, werden Daten auf der Seite des Schalter-Kerns einer Multiplexer/Demultiplexer-Stufe zwischen einem Schalter-Port und dem Schalter-Kern auch dem Mehrheits-Votum unterworfen. Mehrheits-Votum wird auch verwendet zusammen mit Querverbindungen zwischen den Schalter-Ebenen um dieselben Inhalte an verschiedene Speicher in den drei Schalter-Ebenen zu geben. Das Mehrheits-Votum wird auf einer Bit-Ebene ausgeführt, arbeitet jedoch auch mit parallelen Daten. Wenn die eine oder andere Schalter-Ebene die Synchronisation verliert, wird die Prioritäts-Auswahl gestartet.
Die Logik für das Mehrheits-Votum, Schalter-Ebenen-Vergleich und Prioritäts-Auswahl wird autonom geprüft durch das Aussenden eines festgelegten Prüf-Musters in einem Zeitabschnitt in dem Frame (Daten-Rahmen/Block). Dieser Zeitabschnitt wird für automatische Routine-Prüfungen von Schaltungen für den Schalter-Ebenen-Vergleich, Mehrheits-Votum und Prioritäts-Auswahl verwendet. Unterschiede zwischen den Schalter-Ebenen werden absichtlich in diesem Zeitabschnitt eingeführt. Die erhaltene Fehleranzeige wird interpretiert als eine Bestätigung, dass die Fehlererkennungs-Schaltungen korrekt arbeiten.
LEGENDEN DER ZEICHNUNGEN
Die Erfindung wird nachfolgend jetzt genauer mit Bezug auf die begleitenden Zeichnungen beschrieben:
1 ist eine schematische Darstellung der Logik des wesentlichen Aufbaus eines STM-Schalters;
2 ist eine Ansicht, welche schematisch die Verbindung von Vorrichtungen über Multiplexer in einem Schalter mit einer Drei-Ebenen-Redundanz-Struktur entsprechend 1 illustriert;
3 illustriert schematisch eine Drei-Ebenen-Redundanz-Struktur in ihrer Gesamtheit für eine sich über den Schalter-Kern zwischen einem Eingangs- und einem Ausgangs-Schalter-Port eines Schalters, entsprechend 1 und 2, erstreckende Verbindung;
4 illustriert schematisch ein Prinzip für Querverbindung zwischen den Ebenen für einen in 1 enthaltenen Multiplexer;
5 zeigt den wesentlichen Aufbau einer Wartungs-Funktionalität, von welcher eine Anzahl in der in 3 illustrierten Redundanz-Struktur enthalten ist;
6 illustriert das Prinzip der durch eine Mehrheits-Votum-Funktion, enthalten in der Wartungs-Funktionalität entsprechend der 5, ausgeführtes Mehrheits-Votum;
7 zeigt in größerem Detail einige der in der Wartungs-Funktionalität entsprechend der 5 enthaltenen Funktionen;
8a–c zeigt Tabellen zu Prüf-Mustern, verwendet für Routine-Prüfungen von in der Wartungs-Funktionalität entsprechend 5 enthaltenen Funktionen;
9 illustriert schematisch das Abgleichen/Aktualisieren von Speichern zwischen den Ebenen einer Drei-Ebenen-Redundanz-Struktur entsprechend 3;
10 illustriert wie Fehler-Lokalisierung innerhalb des Schalter-Kerns eines Schalters entsprechend den 1–3 auf einem Ebenen-Vergleich einer berechneten Prüfsumme zwischen drei Ebenen A, B und C zu gründen ist.
DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
1 zeigt schematisch eine Logik-Darstellung des wesentlichen Aufbaus eines STM-Schalters (STM: Synchronos Transfer Mode (Synchroner Übertragungs-Modus)). Ein Schalter-Kern, allgemein mit 102 bezeichnet, hat eine so genannte Zeit/Raum-Struktur, wodurch ein Schalter bezeichnet ist, in welchem zwei Selektionen ausgeführt werden, eine Zeit-Auswahl und eine Raum-Auswahl. Der Datenstrom in dem Schalter ist angenommen, als ein Beispiel, als in 125 μs langen Frames organisiert, enthaltend eine Anzahl von Zeitabschnitten.
Der Schalter-Kern 102 enthält Schalter-Speicher 104, angeordnet in Zeilen und Spalten in einer quadratischen Matrix, wobei jede Zeile der Schalter-Speicher mit Daten aus einer eingehenden Verbindung gefüllt ist. Jeder von den Blöcken 106.0–106.n repräsentiert eine Anzahl von Schalter-Ports, welche über zwei Wege mit dem Kern 102 verbunden sind. Das Schreiben in die Speicher 104 erfolgt zyklisch. Ausgehende Verbindungen werden für das Einrichten von Verbindungen aus den Steuerungs-Speichern 108 gesteuert. Die Zeitabschnitte in einer ausgehenden Verbindung werden gesteuert aus Frames, gespeichert in Schalter-Speichern 104, welche zu verschiedenen eingehenden Verbindungen gehören.
2 beabsichtigt die Vorrichtungs-Verbindung und Redundanz-Struktur in einem Schalter entsprechend der 1 zu illustrieren.
Es wird Bezug genommen auf die 2. Die Vorrichtungen 202.0–202.n sind unabhängig von Typ und Bereichs/Band-Erfordernis über einen entsprechenden Schalter-Port 204.0–204.n mit dem Schalter-Kern 102 verbunden. Die Verbindung zwischen jedem Port und dem Schalter-Kern ist vom 2-Wege-Typ. Mit den Vorrichtungen 202 sind hier alle Typen von Bezieher-Verbindungen, Stamm-Verbindungen und Prozessoren etc. gemeint. Für den Schalter-Port 204.0 ist diese Vorrichtungs-Verbindung dargestellt als sich direkt über eine Transport-Verbindung 206.0 erstreckend, wobei ansonsten für die Schalter-Ports 204.1–204.n sich die Verbindung über Multiplexer/Demultiplexer-Stufen, enthaltend einen oder mehrere Multiplexer/Demultiplexer 208.1–208.n + m, über die Transport-Verbindungen 206.1–206.n + q erstreckt. Für das Illustrieren der 2-Wege-Verbindung zwischen den Schalter- Ports 204 und dem Schalter-Kern 102, ist die Verbindung 206.1 über den Multiplexer/Demultiplexer 208.1 zwischen dem Port 204.1 und dem Schalter-Kern 102 in 2 durch einen doppelten Satz von Linien, markiert mit Du und Di markiert, entsprechend für Daten ausgehend von dem Schalter-Port und entsprechend für Daten eingehend in den Schalter-Port.
Mittels der Multiplexer/Demultiplexer-Stufen 208 können viele Vorrichtungen 202 mit variierenden Bandbreite-Anforderungen mit dem Schalter-Kern 102 verbunden werden. Spezieller haben die Multiplexer 208 die Aufgabe, das Abbilden der Daten-Zeitabschnitte auf die Verbindungen zu dem Schalter-Kern 102 auszuführen sowie der Geschwindigkeits-Umwandlung zwischen eingehenden Verbindungen mit unterschiedlichen Geschwindigkeits-Klassen. Alle von dem Schalter-Kern 102 kommenden Daten-Zeitabschnitte werden zu der Vorrichtung 202 in einer bestimmten Reihenfolge weiter gesandt. Diese Reihenfolge kann festgestellt werden durch das Abbilden der Speicher in jedem Demultiplexer, das bedeutet, das Demultiplexen ist steuerbar. Information dazu, wie dieses auszuführen ist, ist in einem solchen Fall in den Abbildungs-Speichern geladen.
Auch 2 zeigt eine Redundanz-Struktur durch verdreifachte Darstellung jedes Multiplexer/Demultiplexer 208 und den Schalter-Kerns 102. Der prinzipielle Aufbau dieser Redundanz-Struktur ist in 3 für eine sich über den verdreifachten Schalter-Kern 102 zwischen jeweils einem eingehenden und einem ausgehenden Schalter-Port 204.i und 204.u erstreckende Verbindung gezeigt. Der Schalter-Kern 102, ebenso wie die Multiplexer 208.1 und die Demultiplexer 208.u sind jeder verdreifacht gezeigt in drei Schalter-Ebenen A, B, C, welche identisch und synchron arbeitend sind. In dem Schalter-Port 204.i wird die Verbreitung auf die drei Schalter-Ebenen A, B, C ausgeführt und in dem Schalter-Port 204.u wird die Zusammensetzung aus den drei Schalter-Ebenen ausgeführt.
Eingehende und ausgehende Multiplexer-Ebenen 208.i und entsprechend 208.u, ebenso wie der ausgehende Schalter-Port 204.u enthalten eine Anzahl von identischen Wartungs-Funktionen, ursprünglich angezeigt bei 302 in 3. Wie nachstehend genauer beschrieben wird, umfassen dies Wartungs-Funktionen im Allgemeinen das Folgende:

– Wenn die drei Schalter-Ebenen A, B, C synchron arbeiten, dann werden zu den Vorrichtungen 202 ausgehende Daten mittels des Mehrheits-Votums der Datenströme von den drei Ebenen erzeugt.
– Schalter-Ebenen-Vergleich basierend auf dem Mehrheits-Votum wird für die Fehler-Lokalisierung verwendet.
– Wenn eine oder mehrere Schalter-Ebenen sinnvolle Information und Synchronisierung entbehren, dann wird durch Wählen einer Schalter-Ebene zu Einzel-Ebenen-Betrieb übergegangen mittels eines Priorisierung-Verfahrens.
– Prüf-Funktionalität für die oben erwähnten drei Funktionen
– Abgleich/Aktualisierung zwischen den Schalter-Ebenen.

Die Schalter-Ebenen A, B, C sind quer verbunden um Ebenen-Vergleich und Mehrheits-Votum in allen Ebenen zuzulassen. Zu diesem Zweck gibt es Verbindungen zwischen den Ebenen für das Verbreiten aus der Multiplex-Stufe 208.i, dem Schalter-Kern 102 und der Demultiplex-Stufe 208.u einer jeden Schalter-Ebene, eines jeweils vorbei fließenden Datenstroms DATAA, DATAB und DATAC zu jeder Multiplex-Stufe 208.i, dem Schalter-Kern 102 und der Demultiplex-Stufe 208.u einer jeden jeweils hierzu parallelen Schalter-Ebene.
Das Prinzip der Querverbindung ist genauer illustriert in 4, in welcher der verdreifachte Multiplexer/Demultiplexer 208.1 zwischen dem Schalter-Port 204.1 und dem Schalter-Kern 102 in 2 als ein Beispiel gewählt wurde. In 4 werden die drei Ebenen A, B, C ausgebreitet dargestellt für das Erläutern des Querverbindungs-Prinzips. Daten kommend aus dem Schalter-Port 204.1 über die Ebenen A, B und C werden entsprechend als Dua, Dub und Duc bezeichnet. Daten gehend in den Schalter-Port 204.1 über die Ebenen A, B und C sind entsprechend mit Dia, Dib und Dic bezeichnet. In dem Multiplexer/Demultiplexer 208.1 enthaltene Funktionalität ist allgemein mit 402 bezeichnet und umfasst Multiplex- und Demultiplex-Funktionalität. In jeder Ebene ist auf der einen Seite eingeschlossen eine Verbreitungs-Funktion 404u für das Verbreiten von ausgehenden Daten aus der Multiplex-Funktionalität der Funktionalität 402 zu den anderen Ebenen und auf der anderen Seite eine Verbreitungs-Funktion 404i für das Verbreiten eingehender Daten Di zu den anderen Ebenen.
In jeder Ebene werden ausgehende Daten aus der Verbreitungs-Funktion 404u jeweils der drei Ebenen A, B und C in einer Wartungs-Funktion 302u für ausgehende Daten empfangen, wobei an deren Ausgang Mehrheits-Votum/Prioritäts-Auswahlselektierte ausgehende Daten Dua den Multiplexer 208.1 verlassen. Dieses Verbreiten ist in der Figur vollständig durch gestrichelte Linien mit Richtungspfeilen angezeigt.
In jeder Ebene werden eingehende Daten aus der jeweiligen Verbreitungs-Funktion 404i der drei Ebenen A, B und C außerdem in einer Wartungs-Funktion 302i für eingehende Daten empfangen, welche identisch ähnlich der Wartungs-Funktion 302u sein kann. Am Ausgang der Wartungs-Funktion 302i werden Mehrheits-Votum/Prioritäts-Auswahl selektierte Daten empfangen, welche behandelt werden durch die Demultiplex-Funktion der Funktionalität 402 um an die Vorrichtungen 202.1 über den Schalter-Port 204.1 weiter geleitet zu werden. Zum Zweck der Klarheit ist dieses Verbreiten in der Figur nur für die Daten zu der Wartungs-Funktion 302i der Ebene A aus der entsprechenden Verbreitungs-Funktion 404i der Ebenen A, B, C gezeigt.
In den Wartungs-Funktionen 302u und 302i bezeichnen A, B, C Eingänge für Daten aus den entsprechenden Ebenen A, B und C.
Auf einer Bit-Ebene ausgeführter Schalter-Ebenen-Vergleich impliziert 100 Fehler-Erkennung und außerdem Fehler-Lokalisierung bis zu einer fehlerhaften Schalter-Ebene. Auf einer Bit-Ebene ausgeführtes Mehrheits-Votum impliziert die Möglichkeit einer 100 Fehler-Isolierung. In anderen Worten, ein Fehler in einer Schalter-Ebene wird durch das Mehrheits-Votum isoliert und nicht weiter gegeben. Dieses ermöglicht dem Schalter für alle Einzel-Fehler in der Hardware transparent zu sein.
Für das Erhalten einer 100 Fehler-Erkennung, Fehler-Isolation und Fehler-Lokalisierung bis zu einer fehlerhaften Schalter-Ebene in dem Schalter, ist nur der Schalter-Ebenen-Vergleich und das in dem Schalter-Port ausgeführte Mehrheits-Votum erforderlich.
Fehler-Lokalisierung lediglich bis zu einer fehlerhaften Schalter-Ebene ist jedoch nicht genug. Die Anzahl der Schaltungs-Platinen, welche der Fehler verdächtigt werden könnten, hat sich als inakzeptabel hoch herausgestellt. Um eine verfeinerte Fehler-Lokalisierung zu erhalten und das Verbreiten der Fehler (welches die Fehler-Lokalisierung schwieriger macht) innerhalb der Schalter-Ebenen zu verhindern werden eine Anzahl von Schalter-Ebenen-Vergleichen und Mehrheits-Voten in der Vorrichtungs-Verbindung eingeführt, ebenso wie Schalter-Ebenen-Vergleich in dem Schalter-Kern 102.
In der Vorrichtungs-Verbindung, das ist überall zwischen dem Schalter-Kern 102 und den Schalter-Ports 204, ist daher Schalter-Ebenen-Vergleich in allen Multiplexern 208 eingeführt worden. Dadurch ist Fehler-Verbreitung aus der Vorrichtung 202 und dem Multiplexer 208 zu dem Schalter-Kern 102 verhindert und fehlerhafte Vorrichtungs-Platinen können so früh wie möglich lokalisiert werden. Um fähig zu sein, Mehrheits-Votum auf einer Bit-Ebene auszuführen, ist Querverbindung für die Verbindungen 206 eingeführt worden. Die Querverbindung zwischen den Multiplexern 208 in den drei Schalter-Ebenen ist bevorzugt auf der Schalter-Kern-Seite der Multiplexer-Stufe 208 angeordnet, wo die Anzahl der quer zu verbindenden Verbindungen 206 normalerweise beträchtlich geringer ist als auf der Vorrichtungs-Seite.
In 5 ist der Aufbau der Wartungs-Funktion 302 in größerem Detail gezeigt. Als ein Beispiel ist für die Schaltung in 5 angenommen, dass diese mit 9-Bit Datenbussen für einen bestimmten Typ von Schnittstelle gemacht ist, aber auch mit kleinen Änderungen für andere Schnittstellen-Typen verwendet werden kann. Von den Zeitabschnitten eines Frames sind neun für Verbindungs-Wartung reserviert, unten als Wartungs-Zeitabschnitte angezeigt, von welchen eine, unten darauf verwiesen als BWP (Bit Wandering Pattern), ein Prüf-Muster beinhaltet. Außerdem ist der Strom von Frames durch den Schalter angenommen geteilt zu sein in eine Anzahl von z.B. vier Gruppen, ein Mehrfach-Frame bildend. Jedes Frame in dem Mehrfach-Frame hat einen einzigartigen Code in zwei von den Wartungs-Zeitabschnitten, unten bezeichnet als FRC1 und FRC2 (Frame Counter). Der Wert des Codes wird weiter geschaltet mit einem Schritt innerhalb jeder Gruppe, springt aber bei dem Übergang zur nächsten Gruppe. Die Frames in einem Mehrfach-Frame werden durch einen Frame-Zähler FRC mittels des Code-Werts identifiziert.
Der Frame-Zähler FRC wird zentral in dem Schalter erzeugt. FRC-Werte unterliegen dem Mehrheits-Votum zwischen den Ebenen, um sie identisch zu machen. Ein FRC an jedem anderen Ort ist prinzipiell eine Kopie des zentral erzeugten FRC.
Nachdem in dem Schalter enthaltene Uhren gestartet sind, wird der Mehrfach-Frame-Zähler FRC zwischen den Ebenen synchronisiert. FRC wird innerhalb einer Ebene aus einer zentralen Logik verteilt.
Der Wert des Mehrfach-Frame-Zählers wird in einem Wartungs-Frame an die anderen Ebenen gesandt, was nachstehend genauer zu beschreiben ist, so dass alle Ebenen Zugang haben zu dem FRC-Wert von Allen. Die Ebenen führen dann das Mehrheits-Votum mit der FRC-Information aus. Das Ergebnis des Mehrheits-Votums wird verwendet um den FRC-Zähler der eigenen Ebene neu zu laden. Das impliziert, dass der FRC nach einigen Frames zwischen den Ebenen identisch sein wird.
Um das oben gesagte zu illustrieren wird hier ein Beispiel für ein Mehrheits-Votum von FRC-Werten gegeben. Nehme an, dass die dezimalen FRC-Werte der Ebenen sind: 17, 2559 und 19. Binär korrespondieren diese Werte zu 0000 0001 0001, 10001 1111 1111 und 0000 0001 0011. Der Wert, nach Mehrheits-Votum Bit für Bit aus diesen Werten wird dann 0000 0001 0011, was dasselbe wie dezimal 19 ist. Dieses impliziert, dass nur ein einfaches Mehrheits-Votum verwendet werden muss um den FRC der Ebenen uniform laufen zu lassen. Das nächste Frame wird daher mit der Zahl 20 bezeichnet in allen von den drei Ebenen.
In 5 kommen DATAA, DATAB und DATAC herein von den entsprechenden Schalter-Ebenen A, B, C, jeweils auf einem 9-Bit-Bus. Diese Busse sind auf der einen Seite mit einer Mehrheits-Votum-Funktion 502 und auf der andern Seite mit einer Schalter-Ebenen-Vergleichs-Funktion 404 und auf der dritten Seite mit einer Prioritäts-Auswahl-Funktion 506 verbunden.
Die Mehrheits-Votum-Funktion 502 führt das Mehrheits-Votum auf einer Bit-Ebene aus und überträgt als ein Ergebnis Mehrheits-Votum-Daten DATAMV auf einem 9-Bit-Bus. Das Mehrheits-Votum auf einer Bit-Ebene auszuführen hat den Vorteil, dass es die Implementierung einfach aber effizient macht, wenn es dazu kommt einzelne Ebenen-Fehler zu behandeln. In 6 ist für einen Zeitabschnitt ein Beispiel eines Bit-Musters der DATAA, DATAB und DATAC und das resultierende Mehrheits-Votum-Bit-Muster DATAMV gezeigt. Der Mehrheits-Vergleich zeigt anscheinend, dass das dritte BIT für DATAA und DATAC das Gleiche ist, aber nicht für DATAC. Die fehlerhaften Bits sind schattiert.
Die Ebenen-Vergleichs-Funktion 504 vergleicht jedes der Signale DATA, DATAB und DATAC mit DATAMV und berichtet Schalter-Ebenen-Fehler mit den Signalen PFA, PFB und PFC. Genauer betrachtet erscheinen die Signale PFA, PFB und PFC in der Form eines positiven Pulses, wenn ein Schalter-Ebenen-Fehler in den Daten in entsprechend der Schalter-Ebene A, der Schalter-Ebene B und der Schalter-Ebene C festgestellt worden ist, und werden entsprechend zu einem Zähler 508, 510 und 512 gesandt. In dem Beispiel der 6 werden Beide, PFB und PFC, Schalter-Ebenen-Fehler für den betrachteten Zeitabschnitt berichten.
Wenn eine Schalter-Ebene nicht synchronisiert ist, dann werden die ,PF.' Signale für die zwei arbeitenden Schalter-Ebenen noch immer Differenz anzeigen, wenn eine zwischen den Schalter-Ebenen besteht, aber es ist natürlich unmöglich zu wissen, welche der zwei Schalter-Ebenen korrekt ist. In diesem Fall sollte Prioritäts-Auswahl verwendet werden.
Die Prioritäts-Auswahl-Funktion 506 ist ein Multiplexer, der die Daten DATAA, DATAB, DATAC und DATAMV empfängt. Der Multiplexer 506 ist gesteuert durch die Signale INSYAI, INSYBI und NSYCI, welche nachfolgend genauer zu beschreiben sind, um die Mehrheits-Votum oder Prioritäts-Auswahl selektierten Daten DATAOUT zu erzeugen, welche an einem Ausgang in der Form eines 9-Bit-Busses ausgesandt werden. Genauer betrachtet geben die Signale INSYAI, INSYBI und INSYCI eine Anzeige ob die Verbindungen zu den Schalter-Ebenen A, B und C sinnvolle Information und Synchronisierung aufweisen. Wenn dies für alle drei Schalter-Ebenen zutrifft, dann Lässt der Multiplexer 506 DATAMV als DATAOUT zu dem Ausgang durch. Wenn das Gegenteil zutrifft für eine oder einige Schalter-Ebenen, dann führt der Multiplexer eine Auswahl einer Ebene basierend auf einer etablierten Prioritäts-Reihenfolge aus.

Eine bevorzugte Verkörperung einer solchen Prioritäts-Reihenfolge ist nachstehend gegeben:

Ebene A hat kein Sync:	Wähle Daten aus Ebene B.
Ebene B hat kein Sync:	Wähle Daten aus Ebene A.
Ebene C hat kein Sync:	Wähle Daten aus Ebene A.
Ebene A und B haben kein Sync:	Wähle Daten aus Ebene C.
Ebene A und C haben kein Sync:	Wähle Daten aus Ebene B.
Ebene B und C haben kein Sync:	Wähle Daten aus Ebene A.
Keine Ebene hat Sync:	Wähle Daten aus Ebene A.

Eine Sync-Deaktivierungs-Funktion 514 hat drei Eingänge für das Empfangen jeweils der Signale INSYA, INSYB und INSYC, welche durch eine 1 anzeigen, dass die entsprechenden Verbindungen der Schalter-Ebenen A, B und C sinnvolle Information und Synchronisation aufweisen. Im entgegen gesetzten Fall enthalten diese eine 0. Die Signale INSYA, INSYB und INSYC werden von einem Verbindungs-Empfänger erhalten, hier nicht beschrieben, welcher ein Frame-Sync-Wort und einen korrekten Verbindungs-Code sucht. Wenn diese gefunden sind wird 1 das Ergebnis sein, ansonsten 0.
Normalerweise werden diese Signale unverändert durch die Funktion 514 durchgelassen als die oben erwähnten jeweiligen Signale INSYAI, INSYBI und INSYCI.
Zum Zweck von Routine-Prüfungen, um die Signale INSYAI, INSYBI und INSYCI während bestimmter Prüf-Zeitabschnitte auf 0 zu setzen, wird die Sync-Deaktivierungs-Funktion 514 jedoch durch zwei Signale FRC.sign und BWP.sign gesteuert. Genauer betrachtet wird dieses während bestimmter Zeitabschnitte für jedes Mehrfach-Frame getan, wenn das Prüf-Muster BWP erzeugt wird und FRC.sign besondere Werte anzeigt. FRC.sign wird erhalten von dem oben erwähnten Zähler FRC, welcher ein 14-Bit Frame-Zähler ist. Das Signal BWP.sign zeigt an, dass ein gegenwärtiger Zeitabschnitt ein BWP-Zeitabschnitt ist.
In 7 ist der wesentliche Aufbau der Mehrheits-Votum-Funktion 502, der Prioritäts-Auswahl-Funktion 506 und der Sync-Deaktivierungs-Funktion 514 in größerem Detail gezeigt.
7 illustriert den Ablauf des Mehrheits-Votums und der Prioritäts-Auswahl auf einer Bit-Ebene, das bedeutet für jedes Bit der jeweiligen parallelen Datenströme DATAA, DATAB und DATAC, welche auf einem korrespondierenden 9-Bit-Bus hereinkommen. Jedes Bit in dem jeweiligen Parallel-Daten-Wort, eines von jeder der entsprechenden Ebenen A, B und C, wird an einen Satz von drei UND-Gattern 702, 704 und 706, gefolgt durch ein ODER-Gatter 708, geliefert, wobei diese Elemente in der Mehrheits-Votum-Funktion 502 enthalten sind. Die drei Bits werden auch an einen in der Prioritäts-Auswahl-Funktion 506 enthaltenen korrespondierenden Multiplexer 710 geliefert.
Genauer betrachtet werden die drei Bits jedes an jeweils einen ersten Eingang der UND-Gatter 702, 704 und 706 in der Mehrheits-Votum-Funktion 502 geliefert. An einen zweiten Eingang der UND-Gatter 702, 704 und 706 wird das jeweilige Bit der Datenströme DATAB, DATAC und DATAA geliefert. Die Bits von den Ausgängen der UND-Gatter 702, 704 und 706 werden an jeweils einen Eingang des ODER-Gatters 708 geliefert. Wenn alle drei Daten-Bits erscheinen und identisch sind, dann wird für jeden der Ausgänge der UND-Gatter 702, 704 und 706, ebenso wie für den Ausgang des ODER-Gatters 708, in Übereinstimmung mit wohlbekannten Regeln für logische Operationen dasselbe Bit erhalten. Wenn im Gegenteil eine Differenz vorhanden sein sollte, dann wird ein Mehrheits-Votum-Bit in dem resultierenden Datenstrom DATAMV erhalten.
Die Prioritäts-Auswahl-Funktion 506 beinhaltet neben 9 Multiplexern 710, einen für jedes Bit, ein invertierendes UND-Gatter 712 und eine Auswahl-Funktion 714. Die drei Bits von dem entsprechenden Datenstrom DATAA, DATAB und DATAC werden ebenso an acht Eingänge 0–7 des Multiplexers 710 geliefert.
Genauer, das Bit von dem Datenstrom DATAA, wird geliefert an die Eingänge 0, 1, 3, 5 und 7, das Bit von dem Datenstrom DATAB wird geliefert an die Eingänge 2 und 6 und das Bit von dem Datenstrom DATAC wird geliefert an den Eingang 4.
Die Signale INSYAI, INSYBI und INSYCI von der Sync-Deaktivierungs-Funktion 514 werden jeweils an einen Eingang 710A, 710B und 710C des Multiplexers 710 geliefert, ebenso wie an jeweils einen Eingang des invertierenden UND-Gatters 712.
Wenn irgendeines der Signale INSYAI, INSYBI und INSYCI gleich 0 sein würde, dann würde eine 1 am Ausgang des Gatters 712 erscheinen, andernfalls eine 0. Die Ausgänge der ODER-Funktion 708 und des Multiplexers 710 werden mit jeweils einem Eingang der Auswahl-Funktion 714 verbunden. Die Auswahl-Funktion 714 wird durch das am Ausgang des Gatters 712 erscheinende Signal in einer Weise gesteuert, dass wenn dieses gleich 1 ist, der Ausgang des Multiplexers gewählt ist, andernfalls das DATAMV-Bit von dem ODER-Gatter 708 gewählt ist.
Die Funktion des Multiplexers 708 kann so beschrieben werden, dass diese gesteuert ist durch die Binärzahl, welche durch die Eingänge 710A, 710B und 710C gebildet ist. Wenn die Binärzahl zu irgendeiner der Zahlen 0–7 korrespondiert, dann wählt der Multiplexer 708 denjenigen der Eingänge 0–7, welcher eine korrespondierende Nummer hat. Die Verbindungen für die Eingänge 0–7 für das Empfangen der Datenströme DATAA, DATAB und DATAC sind dann so angeordnet, dass in jedem speziellen Fall derjenige Ausgang gewählt ist, welcher in die früher beschriebene Prioritäts-Reihenfolge passt.
Mit Bezug auf die Sync-Deaktivierungs-Funktion 514, genauer gezeigt in der 7 sowie einer Tabelle entsprechend den 8a–c, werden nun in der Redundanz-Struktur enthaltene Routine-Prüf-Funktionen näher beschrieben.
In der Sync-Deaktivierungs-Funktion 514 werden die Signale INSYAI, INSYBI und INSYCI von den entsprechenden Ebenen A, B und C jeweils an einen ersten Eingang eines entsprechenden UND-Gatters 716A, 716B und 716C geliefert. Das Signal FRC.sign von dem Frame-Zähler 718 wird an den Komparator 720 geliefert, welcher drei Ausgänge hat, die jeweils mit einem zweiten Eingang des entsprechenden UND-Gatters 716A, 716B und 716C verbunden sind. Der Komparator 720 vergleicht ausgewählte Frame-Code-Werte mit FRC.sign. In der Tabelle entsprechend der 8a–c sind diese Frame-Code-Werte in Spalte 2 angezeigt, mit der Überschrift FRC [11:0], ab Zeile 4, als die Werte 0–73. [11:0] zeigt an, dass die Werte mit den Bits 11 bis 0 angezeigt sind. Wie früher erwähnt, wird der Strom von Frames durch den Schalter als in vier Gruppen aufgeteilt verstanden. Spalte 1 in der Tabelle, mit der Überschrift FRC [13:12] zeigt diese Gruppen mit den Werten 0–3 in den ersten vier Zeilen an. [13:12] zeigt an, dass diese Werte mit den Bits 13 und 12 gegeben werden. Die Routine-Prüfungen werden entsprechend in Gruppe 3 ausgeführt.
Der Komparator 720 empfängt auch das Signal BWP.sign als ein Steuer-Signal. Wenn dieses Steuer-Signal anzeigt, dass der BWP-Zeitabschnitt in irgend einer von den Ebenen A, B, C erscheint, wenn zum gleichen Zeitpunkt das FRC.sign gleich ist zu einem der ausgewählten Frame-Code-Werte, dann sendet der Komparator 720 das Ausgangs-Signal 0 an den mit dem entsprechenden UND-Gatter 716A, 716B oder 716C verbundenen Ausgang. Das Ergebnis wird sein, dass das resultierende entsprechende Signal INSYAI, INSYBI oder INSYCI den Wert 0 erhält. In der Spalte 6 in der Tabelle sind der oder diese von den INSYAI, INSYBI und INSYCI angezeigt, welche gezwungen sind den Wert 0 anzunehmen. Wenn mehr als eines von diesen Signalen gleich 0 gesetzt ist, dann ist dieses markiert dadurch, dass eines von den Signalen in seiner Gesamtheit geschrieben ist, wohingegen die folgenden Signale durch die beiden letzten Buchstaben, z.B. INSYAI, BI, CI für die Frames 67 und 68, angezeigt sind.
Es wird Bezug genommen auf die 5. Das Ausgangs-Signal DATAOUT ist von der Prioritäts-Auswahl-Funktion 506 für Prüf-Zwecke an eine Muster-Erkennungs-Funktion 516, welche, gesteuert durch das Signal BWP.sign, entsprechend die Signale PRIH und PRIL erzeugt. Die Signale PRIH und PRIL sind beide ein positiver Puls, wenn die Binärzahl 1 1111 1111 und entsprechend die Binärzahl 0 0000 0000 in DATAOUT in dem entsprechenden Zeitabschnitt gefunden wird. Die Signale PRIH und PRIL werden an jeweils einen Zähler 518 und 520 für das Zählen der Pulse geliefert. In der Spalte 7 in der Tabelle werden diejenige oder diejenigen von den Funktionen 504, 502, 506 und 516 angezeigt, welche geprüft werden.
Für die Routine-Prüf-Funktionen wird die Logik automatisch durch das Senden eines bestimmten Prüf-Musters in dem BWP-Zeitabschnitt während der Untergruppe 3 in dem Mehrfach-Frame geprüft. Diese Prüf-Muster sind für alle drei Schalter-Ebenen verschieden und verursachen für jedes Mehrfach-Frame eine bekannte Anzahl von Pulsen auf PFA, PFB, PFC, PRIH und PRIL. In Spalte 8 in der Tabelle sind diejenigen der PFA, PFB, PFC PRIH und PRIL angezeigt, welche gepulst sind. Während der anderen Gruppen senden alle drei Schalter-Ebenen in dem BWP-Zeitabschnitt die Binärzahl 1 1100 0111, wie aus den Zeilen 1–3 und der letzten Zeile in der Tabelle ersichtlich ist.
Die Prüf-Muster sind so aufgebaut, dass sie für jedes Mehrfach-Frame die folgende Anzahl von Pulsen in den Zählern 508, 510, 512, 518, 520 verursachen, wenn die Logik korrekt arbeitet:
508:28 PFA
510:24 PFB
512:22 PFC
518:10 PRIH
520:10 PRIL
Der Hintergrund für die ausgewählten Prüf-Muster ist wie folgt:
Die Mehrheits-Votum-Funktion 502 und die Schalter-Ebenen-Vergleichs-Funktion 504 werden durch das Senden einer Muster-Folge mit einer wandernden 1 und einer anderen Folge mit einer wandernden 0 jeweils von einer Schalter-Ebene zu einem Zeitpunkt und durch Prüfungen der Ergebnisse des Zählens der PFA, PFB und PFC in den entsprechenden Zählern 508, 510, 512 gegenüber den Erwartungen geprüft.
Die Muster-Erkennungs-Funktion 516 wird geprüft durch Erzwingen, während derselben Folgen, dass eine oder zwei der INSYAI, INSYBI und INSYCI gleich 0 sind, um DATAOUT zu beeinflussen und das Ergebnis des Zählens der PRIH und PRIL in den Zählern 518 und 520 gegenüber der Erwartung zu prüfen.
Die Prioritäts-Auswahl-Funktion 506 wird durch Deaktivierung, in der Sync-Deaktivierungs-Funktion 514, von einer, zwei oder allen drei von den INSYAI, INSYBI und INSYCI geprüft und durch das Senden eines Musters von der Schalter-Ebene, welche erwartet wird ausgewählt zu werden, das anders ist als von den anderen beiden Schalter-Ebenen. Die Muster sind binär 1 1111 1111 und 0 0000 0000 und beide werden von der Schalter-Ebene gesandt. Das Ganze wird so ausgeführt, dass alle die sieben Fälle der Prioritäts-Auswahl geprüft werden.
Die Sync-Deaktivierungs-Funktion 514 wird auch geprüft, weil, wenn diese INSYAI, INSYBI und INSYCI während der falschen BWT-Zeitabschnitte zu 0 zwingt, die Anzahl von PRIH und PRIL fehlerhaft sein wird.
Mit Bezug auf die Tabelle 8a–c wird nun eine genauere Beschreibung des oben in Kürze diskutierten Prüf-Ablaufs gegeben.
Als eine Einführung wird hier zuerst eine Zusammenfassung der Aufgaben des BWT-Zeitabschnitts gegeben.
Der BWT-Zeitabschnitt wird verwendet für automatische Routine-Prüfungen der Schaltungen für Ebenen-Vergleich, Mehrheits-Votum und Prioritäts-Auswahl. Unterschiede zwischen den Schalter-Ebenen werden in diesem Zeitabschnitt absichtlich eingeführt. Eine erhaltene Fehler-Anzeige wird als eine Bestätigung interpretiert, dass die Fehler-Feststellungs-Schaltungen korrekt arbeiten.
Der BWT-Zeitabschnitt ist mit der Frame-Zählung korreliert. Die Prüfungen werden während einer der Frame-Gruppen durchgeführt, hier in der Frame-Gruppe 3. In allen anderen Frames hat BWT den konstanten Wert 1 1100 0111 auf allen Schalter-Ebenen.
Die Prüf-Abläufe schreiten entsprechend dem Folgenden voran, während für die unten genannten Frames die Spalten 6, 7 und 8 wie oben erwähnt anzeigen, welche von den INSYAI, INSYBI und INSYCI zu 0 gezwungenen sind, welche von PC, MV, PRI und 516 geprüft sind, beziehungsweise welche von den Signalen PFA, PFB, PFC, PRIH und PRIL gepulst sind.
Der BWT-Zeitabschnitt ist zuerst auf 1 1111 1111 gesetzt. In der Schalter-Ebene A werden die neun Bits Bit für Bit zu 0 gesetzt. Dieses wird in den Frames 0–8 in der Frame-Gruppe 3 gemacht.
Daraufhin wird die Prozedur wiederholt, aber mit den umgekehrten Werten. Der Wert ist auf 0 0000 0000 gesetzt und in der Schalter-Ebene A werden die neun Bits Bit für Bit zu 1 gesetzt. Dieses wird in den Frames 9–17 in der Frame-Gruppe 3 gemacht.
Jedoch gibt es zwei Ausnahmen: im Frame 0 wird Bit 7 von der 1 zu 0 geändert in allen drei Schalter-Ebenen. Der Grund für diese Ausnahmen ist, dass der Verbindungs-Code nicht alle möglichen Kombinationen von neun Bits in einem Zeitabschnitt übertragen kann.
In den Frames 18–21 der Untergruppe 3 wird der BWT-Zeitabschnitt verwendet um die Prioritäts-Auswahl zu prüfen.
Darauf folgen die Frames 20–40 mit wandernden Nullen und Einsen in der Schalter-Ebene B, gefolgt durch zwei Frames 41, 42 mit Prüfungen der Prioritäts-Auswahl.
Darauf folgen die Frames 43–59 mit wandernden Nullen und Einsen in der Schalter-Ebene C, gefolgt durch die 14 Frames 60–73 mit Prüfung der Prioritäts-Auswahl.
Die verbleibenden BWT-Zeitabschnitte in dem Mehrfach-Frame werden nicht für das Prüfen verwendet. Diese sind zu 1 1100 0111 gesetzt.
9 illustriert schematisch Neuschreiben/Abgleichen von Speicher-Positionen zwischen den drei Ebenen in einer Drei-Ebenen-Redundanz-Struktur der oben beschriebenen Art. Das Abgleichen/Aktualisieren wird kontinuierlich ausgeführt durch das Auslesen in jeder Ebene einer Position 902AP, 902BP und 902CP aus dem entsprechenden Speicher 902A, 902B und 902C, in jeder der Ebenen entsprechend den Pfeilen 904, 906 und 908 in eine entsprechende Mehrheits-Votum/Prioritäts-Auswahl-Funktion 910A, 910B und 910C in der eigenen Ebene. Die Mehrheits-Votum/Prioritäts-Auswahl-Information wird zurück gesandt entsprechend den Pfeilen 912, 914 und 916 an den entsprechenden Speicher 902A, 902B und 902C, von welchem das Lesen ausgeführt worden war und wird neu geschrieben in die jeweilige gleiche Position 902AP, 902BP und 902CP. Die Mehrheits-Votum/Prioritäts-Auswahl-Funktionen 910 können im Wesentlichen von derselben Art sein, wie früher beschrieben worden ist für das Handhaben der Datenströme auf einer Bit-Ebene zwischen dem Schalter-Kern und den Schalter-Ports.
Neuschreiben/Abgleichen wird verwendet auf der einen Seite für das Entfernen des Effekts von so genannten weichen Fehlern in Speicher-Schaltungen und auf der anderen Seite für das Erhalten eines automatischen Aktualisierens im Fall des Austausches einer Platine. Bei dem Neuschreiben/Akualisieren von Information in verschiedenen Speichern wird auch Ebenen-Vergleich durchgeführt neben der Mehrheits-Votum/Prioritäts-Auswahl.
Der Schalter-Kern 102 kann viele gedruckte Schaltungs-Platinen enthalten, im Gegensatz zu den Multiplexern 208 und den Schalter-Ports 204. Für Fehler-Lokalisierung innerhalb z.B. des Schalter-Kerns 102 wird ein Ebenen-Vergleich zwischen den drei Ebenen A, B und C einer berechneten Prüfsumme entsprechend dem Prinzip Zyklische Redundanz-Prüfung (CRC) ausgeführt. Eine Prüfsumme wird berechnet für jede Schnittstelle von gedruckten-Schaltungs-Platinen synchron in den drei Ebenen A, B und C. Obgleich der Schalter-Kern hier als Beispiel genannt wurde, kann eine solche Fehler-Lokalisierung allgemein zwischen allen gedruckten Schaltungs-Platinen gemacht werden, für welche ein Mehrheits-Votum aus irgendeinem Grund nicht verwendet wird.
10 zeigt für jede Ebene A, B und C zwei miteinander verbundene entsprechende gedruckte Schaltungs-Platinen AK1 und AK2, BK1 und BK2 und CK1 und CK2. Entsprechend ist bei CRC1, CRC2 und CRC3 in der entsprechenden Ebene eine Funktion angezeigt für das Berechnen einer Prüfsumme für die Schnittstellen zwischen den gezeigten entsprechenden Platinen.
Die Prüfsummen für alle Schnittstellen der gedruckten Schaltungs-Platinen, das sind in dem gegenwärtigen Beispiel die drei Platinen-Schnittstellen in der 10, werden pro Ebene auf einer Bit-Ebene im Turnus in den entsprechenden Ebenen verglichen. Funktionen für den Ebenen-Vergleich sind in 10 entsprechend bei 1002, 1004 und 1006 gezeigt, wobei diese mit den Funktionen CRC1, CRC2 und CRC3 für das Empfangen der Prüfsummen für alle drei Ebenen verbunden sind.
Die Vorrichtungen 1008, 1010 und 1012 werden verwendet um zu untersuchen, ob irgendeine Prüfsumme, von irgendeiner Ebene, von einem erwarteten Wert abweicht und um, wenn dies der Fall ist, auf die falsche Prüfsumme zu zeigen. Die Mehrheits-Votum-Prüfsummen können z.B. in ein Wartungs-Frame übertragen werden, wobei das Aufzeigen durch das Suchen der Position der fehlerhaften Prüfsumme in dem Wartungs-Frame ausgeführt wird. Aus dieser Position ist die betroffene Platinen-Schnittstelle direkt ersichtlich. Auf diese Weise kann Fehler-Lokalisierung in dem Schalter-Kern die Anzahl von als fehlerhaft verdächtigen gedruckten Schaltungs-Platinen immer auf gerade Zwei begrenzen.
Das oben Beschriebene ist eine Art von CRC-Erzeugung, nachfolgend bezeichnet mit CRCMV (CRC Mehrheits-Votum), welche für jede eingehende Daten-Verbindung zu einer gedruckten Schaltungs-Platine erzeugt ist. Dieses CRC ist zentral zusammen mit den CRCs von allen anderen Verbindungen zu einer Wartungs-Schleife zusammengesetzt, welche dem Mehrheits-Votum unterworfen ist. Entstandene Bit-Fehler resultieren in Fehler-Markierungen, die für die Fehler-Identifizierung verwendet werden.
Eine andere Art von CRC-Erzeugung ist nur verwendet für das Prüfen, ob die Wartungs-Verbindung fehlerfrei ist. Es wäre sinnlos, eine Menge von CRCMV-Prüfsummen an die Mehrheits-Votum-Logik zu senden, wenn die Wartungs-Verbindung, übertragend die Information, selbst fehlerhaft ist. CRC ist pro Frame für die über die Wartungs-Verbindung transferierten Daten erzeugt. Dieses CRC ist in einen bestimmten Zeitabschnitt in dem Frame gegeben. An dem Empfänger-Ende wird CRC in der gleichen Weise erzeugt und mit dem von der Sender-Seite übertragenen CRC verglichen. Diese CRC-Prüfsummen werden nachstehend entsprechend mit CRCLG und CRCLC bezeichnet, wobei LG für Verbindungs-Erzeugung und LC für Verbindungs-Prüfung steht. Wenn CRCLG nicht mit CRCLC übereinstimmt, dann wird dieses natürlich die Beurteilung von übertragenen Fehler-Markierungen auf der Wartungs-Verbindung beeinflussen. Nur Wartungs-Verbindungen sind mit CRCLG/LC ausgestattet. Die meisten der anderen Verbindungen sind mit CRCMV ausgestattet.
Dieselben Transportwege werden verwendet für das Übertragen der Prüfsummen ebenso wie für das Abgleichen/Aktualisieren von Information, wie es oben mit Bezug zu 9 beschrieben ist.

Claims

Ein Redundanzsystem für eine Funktionseinheit (208, 204u) in einem digitalen Schalter (102), dadurch gekennzeichnet, dass die Funktions-Einheit zumindest verdreifacht ist in parallel arbeitenden Ebenen (A, B, C); Mittel (404i, 404u) bereitgestellt sind, um von jeder Ebene einen zugehörigen vorbei fließenden Datenstrom zu jeder Ebene parallel dazu zu verteilen, jede Ebene eine Einheit (302i, 302u) für Wartungsfunktionen aufweist, einschließend: eine Mehrheits-Votum-Funktion (502), welche die Datenflüsse der eigenen Ebene und der zu dieser parallelen Ebenen empfängt und diese auf einer Bit-Ebene vergleicht, um einen Datenstrom mit Mehrheits-Votum (DATAMV) zu erzeugen; eine Ebenen-Zustands-Abtast-Funktion (514), welche anzeigt, ob Verbindungen der Ebenen (A, B, C) korrekte Information und Synchronisierung aufweisen und als ein Ergebnis ein Verbindungs-Zustands-Anzeige-Signal (INSYAI, INSYBI, INSYCI) für jede Ebene aussendet, das eine Anzeige hiervon bildet; eine Prioritäts-Auswahl-Funktion (506), welche angeschlossen ist, um den Datenstrom mit Mehrheits-Votum (DATAMV) und die Verbindungs-Zustands-Anzeige-Signale zu empfangen und, wenn Letztere einen Fehler-Zustand nicht anzeigen, den Datenstrom mit Mehrheits-Votum (DATAMV) als einen ausgehenden Datenstrom (DATAOUT) aus der Funktions-Einheit durchlässt, jedoch im Fall der Anzeige eines Fehlerzustands in einem oder mehreren der Verbindungs-Zustands-Anzeige-Signale den Datenstrom von einer der Ebenen auf der Basis einer festgelegten Prioritäts-Reihenfolge als einen ausgehenden Datenstrom (DATAOUT) auswählt.
Ein Redundanz-System nach Anspruch 1, dadurch gekennzeichnet, dass die Einheit (302i, 302u) für Wartungs-Funktionen auch eine Ebenen-Vergleichs-Funktion (504) einschließt, welche die parallelen Datenflüsse (DATAA, DATAB, DATAC) mit dem Datenstrom mit Mehrheits-Votum (DATAMV) vergleicht und im Falle der Abweichung hiervon ein Fehler-Anzeige-Signal (FTA, FTB, FTC) für die abweichenden Datenflüsse aussendet.
Ein Redundanz-System nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Mehrheits-Votum-Funktion (502) geprüft wird durch sukzessives zeitweises Verändern des Aussehens der Datenflüsse von den Ebenen (A, B, C) in einer Weise, bei welcher in dem Datenstrom von einer Ebene jeweils eine Folge bekannter Prüf-Bit-Muster eingefügt wird.
Ein Redundanz-System nach Anspruch 3, dadurch gekennzeichnet, dass eine Muster-Erkennungs-Funktion (516) verbunden ist mit dem Ausgang der Prioritäts-Auswahl-Funktion (506) für das Abtasten des Prüf-Bit-Musters während festgelegter Abschnitte (BWP) des Datenstroms in dem ausgehenden Datenstrom (DATAOUT).
Ein Redundanz-System nach Anspruch 4, dadurch gekennzeichnet, dass die Ebenen-Zustand-Abtast-Funktion (514) ein Verbindungs-Zustand-Anzeige-Signal (INSYA, INSYB, INSYC) für jede Ebene (A, B, C) empfängt und diese als Verbindungs-Zustand-Anzeige-Ausgabe-Signale (INSYAI, INSYBI, INSYCI) an die Prioritäts-Auswahl-Funktion (506) weiterleitet und Mittel (514) einschließt um während des festgelegten Abschnitts (BWP) des Datenstroms Verbindungs-Fehler-Anzeige-Werte an eines oder mehrere der Verbindungs-Zustand-Anzeige-Ausgabe-Signale (INSYAI, INSYBI, INSYCI) zu übermitteln.
Ein Redundanz-System nach Anspruch 5, dadurch gekennzeichnet, dass die Prioritäts-Auswahl-Funktion (506) geprüft wird durch das Deaktivieren von einem oder mehreren der Verbindungs-Zustand-Anzeige-Signale (INSYA, INSYB, INSYC) und das Senden anderer Signal-Muster von der Ebene, die erwartet wird ausgewählt zu werden, als von den anderen beiden Ebenen, in einer solchen Weise, dass alle Fälle simuliert werden, die entsprechend der festgestellten Prioritäts-Reihenfolge auftreten können.
Ein Redundanz-System nach irgendeinem der vorangegangenen Ansprüche, gekennzeichnet durch: Mittel in jeder Ebene für das kontinuierliche Neuschreiben/Aktualisieren der Speicherpositionen (902AP, 902BP, 902CP) zwischen den Ebenen (A, B, C); Mittel für das Auslesen (904, 906, 908) einer Position aus einem Speicher (902A, 902B, 902C) in der eigenen Ebene und in jeder der anderen Ebenen in eine Mehrheits-Votum/Prioritäts-Auswahl-Funktion (910A, 910B, 910C) in der zugehörigen Ebene; und Mittel für das Zurückgeben (912, 914, 916) des Ergebnisses der Mehrheits-Votum/Prioritäts-Auswahl an den Speicher der eigenen Ebene und das Hineinschreiben in diesen in dieselbe Position.
Ein Redundanz-System nach irgendeinem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass für die Fehler-Lokalisierung von Schaltungs-Platinen vorhanden sind: Mittel (CRC) für das Erzeugen einer Zählung einer Prüfsumme für jede Schaltungs-Platinen-Schnittstelle in Allen von den Ebenen; Mittel (1002, 1004, 1006) für den Vergleich von Prüfsummen auf einer Bit-Ebene im Wechsel in den zugehörigen Ebenen; Mittel (1008, 1010, 1012) für das Anzeigen, im Fall der Abweichung einer Prüfsumme aus irgendeiner Ebene, dieser Abweichung und das Aufzeigen der Prüfsumme, welche falsch ist.
Ein Redundanz-System nach irgendeinem der vorangegangenen Ansprüche, wobei das System angepasst ist für einen digitalen Schalter (102) mit Schalter-Eingängen (106) und Schalter-Ausgängen (106) und Schalt-Ausrüstung dazwischen, welche umfasst: einen Schaltkern (102) und funktionale Einheiten (208); einen Verbindungsweg für den Datenstrom zwischen einem Schalter-Eingang und einem Schalter-Ausgang, fähig eine Anzahl solcher funktionaler Einheiten auf beiden Seiten des Kerns einzuschließen; wobei das Redundanz-System Schalter-Ebenen (A, B, C) einschließt, welche parallel arbeiten und welche wechselseitig im Wesentlichen identische Schalt-Ausrüstung und Mehrheits-Votum-Funktionen haben, Verteilungs-Mittel für das Verteilen eines von Außen hereinkommenden Datenstroms zu den Ausrüstungen der Schalter-Ebenen, und Zusammensetzungs-Mittel für das Zusammensetzen der von den Schalter-Ebenen kommenden Datenflüsse; dadurch gekennzeichnet, dass das Redundanz-System auf zumindest eine Vielzahl der funktionalen Einheiten (208) auf jedem der Verbindungswege verteilt ist, in einer Weise, dass jede solche funktionale Einheit ihr eigenes Redundanz-Subsystem mit parallel arbeitenden Ebenen (A, B, C) hat, und umfassend Mittel (404i, 404u) für das Verteilen eines zugehörigen vorbei fließenden Datenstroms von der Ausrüstung einer jeden Ebene zu jeder parallelen Ausrüstung, wobei jede Ebene und jeder Schalter-Ausgang eine Einheit für Wartungs-Funktionen (302i, 303u) aufweist, einschließend: eine Mehrheits-Votum-Funktion (502), welche die Datenflüsse von der eigenen Ebene und den zu dieser parallelen Ebenen empfängt und diese auf einer Bit-Ebene für das Erzeugen eines Datenstroms mit Mehrheits-Votum (DATAMV) vergleicht; eine Ebenen-Zustands-Abtast-Funktion (514), welche anzeigt ob Verbindungen der Ebenen (A, B, C) korrekte Information und Synchronisierung aufweisen und als ein Ergebnis ein Verbindungs-Zustands-Anzeige-Signal (INSYAI, INSYBI, INSYCI) für jede Ebene aussendet, das eine Anzeige hiervon bildet; eine Prioritäts-Auswahl-Funktion (506), welche angeschlossen ist um den Datenstrom mit Mehrheits- Votum (DATAMV) und die Verbindungs-Zustands-Anzeige-Signale zu empfangen und, wenn Letztere einen Fehler-Zustand nicht anzeigen, den Datenstrom mit Mehrheits-Votum (DATAMV) als einen ausgehenden Datenstrom (DATAOUT) aus der funktionalen Einheit durchlässt, jedoch, im Fall der Anzeige eines Fehlerzustands in einem oder mehreren der Verbindungs-Zustands-Anzeige-Signale, den Datenstrom von einer der Ebenen auf der Basis einer festgelegten Prioritäts-Reihenfolge als einen ausgehenden Datenstrom (DATAOUT) auswählt.
Ein Verfahren für das Bereitstellen einer Redundanz-Struktur für eine funktionale Einheit in einem digitalen Schalter, gekennzeichnet durch das: zumindest Verdreifachen der funktionalen Einheit in parallel arbeitenden Ebenen; Verteilen aus jeder Ebene einen zugehörigen vorbei fließenden Datenstrom zu jeder zu dieser parallelen Ebene; und Ausführen der folgenden Schritte in jeder Ebene: Vergleich der Datenflüsse aus der eigenen Ebene und der zu dieser parallelen Ebenen auf einer Bit-Ebene für das Erzeugen eines Mehrheits-Votum-Datenstroms; Ausführen der Anzeige, ob die Verbindungen der Ebenen korrekte Information und Synchronisation aufweisen, und als ein Ergebnis wird ein Verbindungs-Zustand-Signal als ein ausgehender Datenstrom ausgesandt; und Aussenden des Mehrheits-Votum-Datenstroms als ein ausgehender Datenstrom wenn die Verbindungs-Zustand-Anzeige-Signale keinen Fehler-Zustand anzeigen, jedoch Aussenden als ausgehenden Datenstrom des auf der Grundlage einer festgelegten Prioritäts-Reihenfolge ausgewählten Datenstroms von einer der Ebenen, wenn ein Fehler-Zustand in einem oder mehreren der Verbindungs-Zustand-Anzeige-Signale angezeigt ist.
Ein Verfahren nach Anspruch 10, gekennzeichnet durch Vergleichen paralleler Datenströme mit dem Mehrheits-Votum-Datenstrom und, in dem Fall der Abweichung von diesem, durch das Aussenden eines Fehler-Anzeige-Signals für den oder die abweichenden Datenstrom/Datenströme.
Ein Verfahren nach Anspruch 11, gekennzeichnet durch Prüfen des Mehrheits-Votums und des Ebenen-Vergleichs durch sukzessives zeitweises Ändern des Aussehens der Datenströme von den Ebenen durch Einfügen jeweils einer Folge von bekannten Prüf-Bit-Mustern in den Datenstrom von einer Ebene.
Ein Verfahren nach Anspruch 12, gekennzeichnet durch Abtasten des Prüf-Bit-Musters in dem ausgehenden Datenstrom während festgelegter Abschnitte des Datenstroms.
Ein Verfahren nach Anspruch 13, gekennzeichnet durch Empfangen eines Verbindungs-Zustand-Anzeige-Eingabe-Signals für jede Ebene und Weiterleiten dieser Signale als Verbindungs-Zustand-Anzeige-Ausgabe-Signale an die Prioritäts-Auswahl und, für Prüfen der Muster-Erkennungs-Funktion, Weitergeben von Verbindungs-Fehler-Anzeige-Werten während festgelegter Abschnitte des Datenstroms an eines oder mehrere der Vebindungs-Zustand-Anzeige-Ausgabe-Signale.
Ein Verfahren nach Anspruch 14, gekennzeichnet durch Prüfen der Prioritäts-Auswahl durch Deaktivieren von einem oder mehreren der Verbindungs-Zustand-Anzeige- Signale und Senden anderer Signal-Muster von der Ebene, welche erwartet wird ausgewählt zu werden, als von den anderen beiden Ebenen, um so alle Fälle zu simulieren, die entsprechend der festgelegten Prioritäts-Reihenfolge auftreten können.
Ein Verfahren nach irgendeinem der Ansprüche 10–15, gekennzeichnet durch: kontinuierliches Ausführen des Neu-Schreibens/Aktualisierens von Speicherpositionen zwischen den Ebenen durch die Schritte eines Auslesens einer Position aus einem Speicher in der eigenen Ebene und in jeder der anderen Ebenen und Unterwerfen der Position einer Mehrheits-Votum/Prioritäts-Auswahl in der zugehörigen Ebene, und Zurückgeben des Ergebnisses der Mehrheits-Votum/Prioritäts-Auswahl an den Speicher der eigenen Ebene und das Schreiben in dieselbe Position.
Ein Verfahren nach irgendeinem der Ansprüche 10–16, gekennzeichnet durch Ausführen für die Fehlerlokalisierung in Schaltungsplatinen der Schritte des: Zählens einer Prüfsumme jede Schaltungsplatinen-Schnittstelle in Allen von den Ebenen; Ausführens von Ebenen-Vergleich von Prüfsummen auf einer Bit-Ebene abwechselnd in den entsprechenden Ebenen; und Anzeigens der Abweichung, im Fall von Abweichung in einer/einigen Prüfsumme(n) von irgendeiner der Ebenen, und Anzeigens der falschen Prüfsumme.
Ein Verfahren nach irgendeinem der Ansprüche 10–17, für das Bereitstellen einer Redundanz-Struktur für einen digitalen Schalter mit Schalter-Eingängen und Schalter-Ausgängen und Schalt-Ausrüstung dazwischen, welches umfasst: einen Schaltkern und funktionale Einheiten; einen Verbindungsweg für Datenströme zwischen einem Schalter-Eingang und einem Schalter-Ausgang, der fähig ist, eine Anzahl von solchen funktionalen Einheiten auf beiden Seiten des Kerns zu beinhalten, gekennzeichnet durch Verteilen des Redundanz-Systems auf zumindest eine Vielzahl von funktionalen Einheiten auf jedem der Verbindungswege, in einer Weise, dass jede solche funktionale Einheit ihr eigenes Redundanz-Subsystem mit parallel arbeitenden Ebenen erhält, und Verteilen durch dieses eines zugehörigen vorbei fließenden Datenstroms, von der Ausrüstung einer jeden Ebene zu jeder hierzu parallelen Ausrüstung, und Ausführen in jeder Ebene und jeder Schalter-Ausgabe der folgenden weiteren Schritte des: Vergleichens der Datenströme von der eigenen Ebene und den dazu parallelen Ebenen auf einer Bit-Ebene für das Erzeugen eines Mehrheits-Votum-Datenstroms; Anzeigens, ob Verbindungen der Ebenen korrekte Information und Synchronisation aufweisen und als Ergebnis das Aussenden eines Verbindungs-Zustand-Anzeige-Signals für jede Ebene, welches eine Anzeige hiervon bildet; Durchlassens des Mehrheits-Votum-Datenstroms als einen ausgehenden Datenstrom, wenn das Verbindungs-Zustand-Anzeige-Signal einen Fehler-Zustand nicht anzeigt, jedoch Auswählen des Datenstroms von einer von den Ebenen als einen ausgehenden Datenstrom auf der Grundlage einer festgelegten Prioritäts-Reihenfolge, im Fall einer Anzeige eines Fehler-Zustands in einem oder mehreren der Verbindungs-Zustand-Anzeige-Signale.