KR19990063966A - 디지털 스위치의 리던던시 구조 - Google Patents

Abstract

디지털 스위치(102)에서 기능 엔티티는 병렬로 작동하는 3중으로 된 플레인이다. 각각의 플레인으로부터 각각의 데이터 흐름은 그와 병렬인 각각의 플레인으로 확산된다. 다수결 기능(502)은 자체 플레인과 그와 병렬인 플레인들의 데이터 흐름을 수신하고, 다수결된 데이터 흐름(DATAMV)을 만들기 위해 비트 레벨로 이들을 비교한다. 플레인상태 감지기능(514)은 플레인(A, B, C)의 링크가 의미있는 정보와 동기를 지니고 있는지를 표시하고, 그것을 표시를 형성하는 각각의 플레인을 위해 링크상태 표시신호(INSYAI, INSYBI, INSYCI)를 방출한다. 우선순위 선택기능(506)은 다수결된 데이터 흐름(DATAMV)과 링크상태 표시신호를 수신하기 위해 연결된다. 만약 링크상태 표시신호가 오류를 나타낸다면, 우선순위 선택기능은 기능 엔티티의 출력 신호로서 다수결된 데이터 흐름을 통과시킨다. 오류상태는 하나 또는 그 이상의 링크 상태 신호로 나타낸다. 우선순위 선택기능은 확정된 우선 순위를 근거로 출력 데이터 흐름(DATAOUT)으로서 플레인들 중 하나의 데이터 흐름을 선택한다.

Description

디지털 스위치의 리던던시 구조

US 4,706,150은 다중의 자율 스위치 플레인(mutiple autonomous switching plane)을 위한 스위치 프로토콜에 관한 것이다. 플레인에서 스위칭의 실행이 감시되며 연결이 실패했을 때 재시도(retrial)가 행해진다. 재시도는 다수의 플레인을 통해 연결을 확립하는 사용자가 남아 있는 플레인에서 이미 확립된 연결을 제외하고 재시도 요구를 내는 것으로 된다. 선택적인 형태에 따라서 모든 사용자는 재시도 요구를 내며, 사용자간의 우선 체계에 따르는 플레인은 우선 순위(priority)가 높은 요구는 받아 들이고 낮은 요구는 거절한다.

US 5,278,843은 다중 프로세서 시스템을 나타내는데 마이크로 프로세서에서 오류(fault)의 발생은 다수결 원칙에 따라서 결정되고 선택이 상기 및 소정의 우선 순위에 따라 이루어지는데, 마이크로 프로세서의 출력 신호는 오류가 없고 우선 순위가 높다.

EP 097,781에는 느린 테스트장치를 사용하는 반면 매우 빠른 논리 시스템을 테스트하기 위한 방법이 설명되어 있다.

US 4,393,490은 오류 패턴 주입에 의한 고유의 오류를 확인하는 디지털 스위치 시스템에 관한 것이다.

US 4,535,422, GB 1,393,645, GB 1,439,568, 및 GB 1,582,456은 오류 감시와 디지털 스위치 시스템의 다른 형태를 설명한다.

한 벌의 리던던시 시스템에서, 예를 들어 통신장치에서 다수결 기능은 오랫 동안 사용되어져 왔다.

이러한 예는 예를 들어 스웨덴 특허 제466,475호에 나타나 있다.

세 개의 플레인 모두가 오류가 있을 때 다수결 기능만의 사용은 어떤 경우에 있어서는 실패적이다. 특히 이것은 카드의 형태가 변할 때 플레인 또는 카드가 재배치되거나 시스템이 확장되거나 재구성될 때 오류로 인해 시스템에서 플레인을 처리할 때 문제가 발생하는 것이 사실이다. 이것이 시스템 레벨에서 장애를 일으킬 수도 있다.

제1양태에 따른 본 발명은 디지털 스위치에서 기능 엔티티(functional entity)를 위한 리던던시(redundancy) 시스템과 이러한 리던던시 시스템을 제공하는 방법에 관한 것이다.

제2양태에 따른 본 발명은 스위치입력과 스위치출력 및 그 사이에서 스위치장치를 갖는 디지털 스위치용 리던던시 시스템에 관한 것이다. 스위치장치는 스위치 코어와 기능 엔티티, 및 코어의 양쪽에 이러한 다수의 기능 엔티티를 포함할 수 있는 스위치입력과 스위치출력 사이에 데이터 흐름을 위해 연결경로를 포함한다. 리던던시 시스템은 병렬로 작동하고 서로 같은 스위치장치와 다수결 기능(majority vote function)을 갖는 스위치 플레인, 외부로부터 스위치 플레인의 장치로 들어로는 데이터 흐름을 분배하기 위한 분배수단, 및 스위치 플레인에서 나가는 데이터 흐름을 조립하는 어샘블링 수단을 포함한다.

제2양태에 따른 본 발명은 또한 스위치입력과 스위치출력 및 그 사이에 스위치 코어, 기능 엔티티, 및 코어의 양면에 다수의 이러한 기능 엔티티를 포함할 수 있는 스위치입력과 출력 사이의 데이터 흐름을 위한 연결경로를 포함하는 스위치장치를 가진 디지털 스위치를 위한 리던던시 구조를 제공하는 방법에 관한 것이다.

도 1은 STM 스위치의 기본적인 설계를 간략하게 나타낸 논리도.

도 2는 3중 리던던시 구조를 갖는 도 1에 따른 스위치에서 멀티플렉서를 경유한 장치의 연결을 간략하게 나타낸 도면.

도 3은 도 1과 도 2에 따른 스위치의 입력 및 출력 스위치 포트 사이의 스위치 코어를 거쳐 연장되는 연결을 위해 전체적인 3중 리던던시 구조를 간략하게 나타낸 도면.

도 4는 도 1에 포함된 멀티플렉서를 위한 플레인들 사이의 교차 연결 원리를 나타낸 도면.

도 5는 도 3에 보인 리던던시 구조에 포함되는 다수의 유지보수기능의 기본적인 설계도.

도 6은 도 5에 따른 유지보수기능에 포함된 다수결 기능에 의해 실행되는 다수결의 원리를 나타낸 도면.

도 7은 도 5의 유지보수기능에 포함된 몇몇 기능을 더 자세하게 나타낸 도면.

도 8a 내지 c은 도 5의 유지보수기능에 포함된 기능의 루틴 테스트를 위해 사용되는 테스트 패턴에 관한 표.

도 9는 도 3에 나타낸 세 개의 플레인 리던던시 구조의 플레인들간의 메모리으 갱신을 간략하게 나타낸 도면.

도 10은 체크섬을 산출하게 되는 세 개의 플레인 A, B, 및 C 사이의 플레인 비교로 도 1∼3에 따른 스위치의 스위치 코어에서 기본 오류 위치를 측정하는 방법을 나타낸 도면.

본 발명의 일반적인 목적은 통신장치를 위해 향상된 리던던시 시스템, 특히 디지털 시간 스위치를 제공하는 것이다.

다수결 기능을 사용하는 리던던시 시스템에서 제2목적은 오류가 있는 하나 또는 그 이상의 플레인에 의해 야기되는 문제를 쉽게 처리할 수 있는 기능을 소개하는 것이다.

본 발명의 제3목적은 플레인이나 카드가 교환되었을 때, 또는 카드의 형태가 변하는 경우에 있어서 시스템이 확장되거나 재구성될 때 오류를 야기하는 플레인의 최종적으로 향상된 처리기능을 제공하는 것이다.

본 발명의 제4목적은 시스템 레벨에서 장애없이 카드의 처리를 가능케하는 것이다.

본 발명의 그 이상의 목적과 장점은 이후의 설명, 특히 도면을 참조한 실시예의 설명으로부터 잘 나타날 것이다.

상기의 목적은 첨부된 청구항에서 진술된 형태로 이루어 졌다.

제1양태에 따른 리던던시 시스템에서, 기능 엔티티는 병렬로 작동하는 플레인에서 최소한 3중으로 되어있고, 통과 데이터 흐름을 각 플레인으로부터 그와 함께 병렬로 작동하는 플레인 각각에 확산하기 위한 수단이 제공되어 진다. 각각의 플레인은 다수결 기능을 포함하는 유지보수기능을 위한 장치를 갖고 그와 병렬인 플레인과 자체 플레인 데이터 흐름을 수신하며 다수결된 비트 데이터 흐름을 만들기 위해 비트 레벨로 이들을 비교한다. 플레인상태 감지기능은 플레인 링크가 의미가 있는 정보와 동기성을 가지는지를 알아내고 결과에 따라 링크상태 감지신호를 방출하고, 표시(indication)를 형성한다. 우선순위 선택기능은 다수결 데이터 흐름과 링크상태 표시신호를 수신하도록 연결되고, 후에 오류상태가 나타나지 않는다면, 기능유닛으로부터의 출력 데이터 흐름에 따라 다수결 데이터 흐름을 통과시킨다. 하나 또는 그 이상의 링크상태 표시신호에서 오류상태를 표시하는 경우에 있어서 우선순위 선택기능은 미리 결정된 우선 순위 명령을 토대로 출력 데이터 흐름에 따라 플레인의 하나에서 데이터 흐름을 선택한다.

제2양태에 따른 리던던시 시스템은 스위치입력과 스위치출력 사이의 데이터 흐름을 위한 연결경로의 각각에서 최소한 다수의 기능 엔티티로 분배된다. 보기에 따라서 각각의 이러한 기능 엔티티는 각 플레인의 장치로부터 각각의 통과 데이터 흐름을 그와 병렬인 각각의 장치로 확산하는 수단을 포함하고 병렬로 작동하는 플레인을 가진 그것의 자체 리던던시 하부시스템을 가진다. 각각의 플레인과 각각의 출력은 자체 플레인과 그와 병렬인 플레인의 데이터 흐름을 수신하고 다수결된 데이터 흐름을 만들기 위해 비트레벨로 이들을 비교하는 다수결 기능을 포함하는 유지보수기능을 위한 장치를 갖는다. 플레인상태 감지기능은 플레인의 링크가 유용한 정보와 동기성을 갖는지를 알아내고, 그 결과 각 플레인을 위해 링크상태 표시신호를 내고 그것은 표시를 형성한다. 다수결 선택기능은 다수결 데이터 흐름과 링크상태 표시신호 수신과 연관된다. 만약 링크상태 표시신호가 오류상태를 나타내지 않는다면, 우선순위 선택기능은 출력 데이터 흐름으로서 다수결된 데이터 흐름을 통과시키지만, 하나 또는 그 이상의 링크상태 표시신호로 오류상태를 표시할 경우에 우선순위 선택기능은 결정된 우선 순위를 근거로 하여 출력 데이터 흐름으로서 하나의 플레인에서 데이터 흐름을 선택한다.

제1 및 제2양태에 따른 리던던시 시스템은 아래에서 몇 개가 설명되는 바람직하고 중요한 여러 실시예를 가진다.

유지보수기능을 위한 적절한 장치는 다수결된 데이터 흐름으로 병렬 데이터 흐름을 비교하는 플레인 비교기능을 포함하고 이에서 벗어나는 경우에 일탈 데이터 흐름을 위한 오류표시신호를 방출한다.

다수결 기능과 플레인 비교기능은 한 플레인으로부터의 데이터 흐름에 알려진 테스트 비트 패턴의 시퀀스를 도입하여 플레인으로부터의 데이터 흐름의 형태를 성공적으로 일시 변환하여 테스트할 수 있다.

패턴검출기능은 데이터 흐름의 결정된 부분동안 상기 테스트 비트 패턴과 관련하여 출력 데이터 흐름에서 감지하는 우선순위 선택기능의 출력에 연결된다.

매우 중요한 실시예에 따라서, 플레인상태 감지기능은 각 플레인을 위한 링크 상태 표시 입력 신호와 우선순위 선택기능에 대한 링크 상태 표시 출력 신호로서 이러한 신호들을 수신한다. 플레인상태 감지기능은 테스트를 위해 데이터 흐름의 상기 결정된 부분동안 하나 또는 그 이상의 링크 상태 표시 출력 신호에 링크 오류 표시 값을 주도록 하는 수단을 포함한다.

우선순위 선택기능은 하나 또는 그 이상의 링크상태 표시신호를 정지하게 하고 기대 플레인으로부터 다른 신호 패턴을 보내 테스트되고 결정된 우선 순위에 따라 나타날 수 있다고 생각되는 모든 경우에서 다른 두 개의 플레인으로부터 선택된다.

또한, 자체 플레인과 다른 플레인 각각의 메모리로부터 각 플레인의 다수결/우선순위 선택기능까지 한 위치를 판독하기 위한 수단뿐만 아니라 플레인들 사이에서 계속적으로 메모리위치를 재기록/갱신하기 위한 수단이 있다. 수단은 또한 다수결/우선순위 선택에서 자체 플레인의 메모리로 결과를 귀환하고 같은 위치에 그것을 기록하기 위해 제공된다.

한 실시예에 따라 회로카드의 오류위치측정을 위해, 플레인의 모두에 각 회로카드 인터페이스를 위한 체크섬(check sum)의 카운트를 산출하기 위한 수단, 각 플레인에서 차례대로 비트 레벨로 체크섬의 플레인 비교를 하기 위한 수단, 및 어떤 플레인으로부터 이탈한 체크섬이 있을 경우에 잘못된 체크섬을 지적하고 이러한 이탈을 나타내는 수단이 제공될 수 있다.

병렬로 작동하는 플레인에서 기능 엔티티가 최소한 3중으로 되게 하는 제1양태에 따른 방법에서, 통과 데이터 흐름을 각 플레인으로부터 그와 병렬로 작동하는 플레인으로 확산이 실행된다. 각 플레인에서 자체 플레인과 그와 병렬인 플레인의 데이터 흐름은 다수결된 데이터 흐름을 만들기 위해 비트 레벨로 비교된다. 표시는 플레인의 링크가 의미 있는 정보와 동기를 갖는지를 나타내고 결과로서 링크상태 표시신호가 방출된다. 링크상태 표시신호가 오류상태를 나타내지 않는다면, 출력 데이터 흐름으로서 다수결 데이터 흐름이 방출되고, 하나 또는 그 이상의 오류상태 표시 신호가 오류상태를 나타내면, 플레인으로부터의 데이터 흐름이 결정된 우선 순위를 근거로하여 출력 데이터 흐름으로서 선택된다.

제2양태에 따른 방법에서, 리던던시 시스템은 스위치입력에서 스위치출력까지의 데이터 흐름을 위한 연결경로의 각각으로 적어도 대다수의 기능 엔티티로 분배된다. 기능 엔티티는 병렬로 작동하는 플레인을 가진 그 자체의 리던던시 하부 시스템을 갖는다. 각 플레인 장치로부터 각 통과 데이터 흐름은 그와 병렬인 장치로 확산되고, 각 플레인과 각 스위치출력에서 자체 플레인과 그와 병렬인 플레인의 데이터 흐름은 다수결 데이터 흐름을 위해 비트 레벨로 비교된다. 표시는 플레인의 링크가 의미 있는 정보와 동기를 갖는지를 나타내고 결과로서 그 표시를 나타내는 링크상태 표시신호가 플레인을 위해 방출된다. 링크상태 표시신호가 오류상태를 나타내지 않는다면, 다수결 데이터 흐름이 기능 장치로부터의 출력 데이터 흐름으로서 통과되고, 하나 또는 그 이상의 오류상태 표시 신호가 오류상태를 나타내면, 플레인들 중의 하나로부터의 데이터 흐름이 결정된 우선 순위를 근거로하여 출력 데이터 흐름으로서 선택된다.

제1 및 제2양태에 따른 방법은 다양한 중요 실시예를 갖는데, 아래에서 그 중 몇 개가 설명된다.

병렬 데이터 흐름은 다수결 데이터 흐름과 비교되고 이를 이탈한 경우에 오류 신호가 이탈 데이터 흐름을 위해 방출된다.

다수결 및 플레인 비교는 한 플레인의 데이터 흐름에 동시에 알려진 테스트 비트 패턴의 시퀀스가 도입되는 방법에서 플레인으로부터의 데이터 흐름의 형태를 일시적으로 변하게 하여 테스트한다.

출력 데이터 흐름에서 테스트 비트 패턴은 결정된 부분의 데이터 흐름 동안 감지된다.

각 플레인을 위해 링크 상태 표시 입력 신호가 수신되고, 우선 순위 선택에 대한 링크 상태 표시 출력 신호로서 전송된다. 하나 이상의 링크 상태 표시 출력 신호는 결정된 부분의 데이터 흐름 동안 주어진 링크 오류 표시값이다.

우선순위 선택기능은 하나 또는 그 이상의 링크상태 표시신호를 정지하게 하고 기대 플레인으로부터 다른 신호 패턴을 보내 테스트되고 결정된 우선 순위에 따라 나타날 수 있다고 생각되는 모든 경우에서 다른 두 개의 플레인으로부터 선택된다.

플레인들 사이에서 메모리 위치를 재기록/갱신하는 것은 자체 플레인과 다른 플레인의 각각의 메모리로부터 한 위치를 판독하고 각기 플레인에서 다수결/우선 순위 선택에 대한 위치를 나타내어 테스트하고, 다수결/우선 순위 선택의 결과는 자체 플레인의 메모리로 귀환되고 같은 위치로 쓰여진다.

회로카드의 오류위치측정을 위해, 체크섬은 모든 플레인에서 각 회로카드 인터페이스를 위해 카운트되고, 플레인 비교는 각 플레인에서 차례대로 비트 레벨을 사용하여 실행되고, 어떤 플레인으로부터 이탈한 체크섬이 있을 경우에 잘못된 체크섬을 지적하고 이러한 이탈을 나타낸다.

위에서 자세히 설명되는 것처럼, 세 개의 모든 플레인에 오류가 있으면 곧 플레인들 사이에서 결정된 순서에 응하여 우선 순위를 정하도록 하는 메카니즘이 제안되었다. 주요 장점은 플레인 또는 카드가 교환될 때, 또는 카드의 형태가 변하는 경우에 시스템이 확장되거나 재구성될 때 오류로 인한 플레인의 처리에서 나타난다. 우선 순위는 시스템 레벨에서 방해 없이 카드를 처리할 수 있게 해준다.

상기 제안는 또한 감시와 유지 보수를 위한 루틴 테스트를 포함한다.

또한, 플레인의 동기화를 위한 카드 교환과 소프트 오류의 경우에 사용되는, 플레인 사이에 갱신을 위한 기능이 포함된다. 갱신은 일정한 시간 간격을 갖는 정보의 모든 메모리를 위해 사용된다. 갱신되지 않은 메모리에서 소프트 오류는 이중 오류에 기인하여 연결 장치에 영향을 주는 방해물로 인식될 수 있다.

본 발명의 스위치 임플러먼테이션(implementation)에는 다음의 기능들이 사용될 수 있다:

- 작동시 다수결,

- 하나 또는 그 이상의 링크가 동기되지 않았을 때 우선 순위 선택으로 변이,

- 스위치 작동 유지 보수를 위한 스위치 플레인 비교,

- 테스트 패턴의 사용을 토대로 한 루틴 테스트,

- 스위치 플레인 사이의 갱신.

스위치에서 유지 보수는 그것이 아주 동일하고 동시에 작동하는 세 개의 스위치 플레인으로 구성된다는 사실을 근거로 한다. 연결장치에 대한 데이터는 그것을 전송하기 전에 다수결에 의해 선택된다. 다수결의 사용이 동시에 하나의 스위치 플레인에서 비트 오류를 무시하는 스위치로 만든다. 오류위치측정을 충분히 하기 위해, 데이터는 스위치 포트와 스위치 코어 사이의 멀티플렉서/디멀티플렉서 단계의 스위치 코어 쪽에서 다수결된다. 다수결은 또한 세 개의 스위치 플레인의 같은 내용을 다른 메모리에 제공하기 위해 스위치 플레인 사이의 교차 연결과 함께 사용된다. 다수결은 비트 레벨상에서 실행되나 병렬 데이터를 사용하여 작업한다. 만약 몇몇의 스위치 플레인이 동기화되지 않았다면 우선 순위 선택이 시작된다.

다수결, 스위치 플레인 비교, 및 우선 순위 선택을 위한 논리는 프레임의 시간슬롯에 결정된 테스트 패턴을 보내서 테스트된다. 이러한 시간슬롯은 스위치 플레인 비교, 다수결, 및 우선 순위 선택을 위한 회로의 자동적인 루틴 테스트를 위해 사용된다. 스위치 플레인간의 차이는 이러한 시간슬롯에 고의적으로 도입된다. 얻어진 오류 위치는 오류 검출 장치가 정확히 작동한다는 것을 확인하는 것으로 이해된다.

본 발명은 다음에 첨부된 도면을 참고로 하여 더 자세히 설명될 것이다.

도 1은 STM(동기전송모드) 스위치의 기본적인 설계를 간략하게 나타낸 논리도이다. 스위치 코어(102)는 소위시간/공간구조를 가지며 스위치를 의미한다. 스위치는 두 개의 선택, 즉 하나의 시간선택과 하나의 공간선택을 한다. 스위치에서 데이터의 흐름은 다수의 시간슬롯을 함유한 긴 프레임으로서 예에서 처럼 125에서 체계화된다. 시간슬롯은 데이터를 위해 사용되고 시간슬롯을 제어하는 데이터 시간슬롯을 구성한다.

스위치 코어(102)는 제곱 행렬에서 행과 열로 배열된 스위치 메모리(104)를 포함하며, 여기에서 스위치 메모리의 각 행은 입력링크로부터의 데이터로 채워진다.

블록(106.0∼106.n)의 각각은 코어(102)에 양방향으로 연결되어 있는 다수의 스위치 포트를 나타낸다. 메모리(104)로의 입력(writing)은 순환적이다. 출력 링크는 호출 설정을 위한 메모리(108)로 제어된다. 출력 링크에서 시간슬롯은 입력 링크와는 다르게 스위치 메모리(104)에 저장된 프레임에서 선택된다. 도 2는 도 1에 따르는 스위치의 장치 연결과 리던던시 구조를 간략하게 나타내었다.

도 2에서 장치(202.0∼202.n)는 각각의 스위치 포트(204.0∼204.n)를 거쳐 스위치 코어(102)에 형태와 밴드 요구 조건에 관계없이 연결된다. 각각의 스위치 포트와 스위치 코어는 양방향 형태이다. 장치(202)는 가입자 연결의 모든 형태, 트렁크 연결과 프로세서 등등을 의미한다. 스위치 포트(204.0∼204.n)를 위한 이러한 장치 연결은, 스위치 포트(204.0∼204.n)를 위한 연결이 트랜스포트(206.0∼206.n+q)를 거쳐 하나 또는 여러개의 멀티플렉서/디멀티플렉서(208.0∼208.n+q)를 포함하는 멀티플렉서/디멀티플렉서 단계를 통해 확장되기 때문에, 트랜스 포트 링크(206)를 거쳐 직접 연장되는 것을 보여준다. 스위치 포트(204)와 스위치 코어(102) 사이의 양방향 연결을 살펴보면, 스위치 포트(204.1)와 스위치 코어(102) 사이의 멀티플렉서/디멀티플렉서(108.1)를 경유한 연결(206.1)은 스위치 포트로부터의 데이터 출력과 스위치 포트로의 데이터 입력을 위해 각각 Du와 Di로 표시되는 2중 세트의 회선으로 도 2에 표시되어 진다. 멀티플렉서/디멀티플렉서(208)를 수단으로 하여 다양한 대역폭을 요구하는 많은 장치(202)는 스위치 코어(102)에 연결될 수 있다. 특히, 멀티플렉서(208)는 스위치 코어(102)로 향하는 링크에 대한 데이터 시간슬롯의 매핑과, 입력 링크(206)와 다른 속도의 클래스들 사이에서 속도를 변환하는 작업을 실행한다. 스위치 코어(102)에서 나오는 모든 데이터 시간슬롯은 일정 순서로 장치(202)로 보내질 것이다. 이러한 순서는 각각의 디멀티플렉서, 예를 들어 제어가능한 디멀티플렉서의 매핑 메모리에 의해 선택될 수 있다. 이러한 경우에 있어서 이것을 어떻게 실행하는가 하는 정보는 매핑 메모리에 로드되어 있다.

도 2는 또한 3중으로 보여지는 스위치 코어(102)와 각각의 멀티플렉서/디멀티플렉서(208)에 의한 리던던시 구조를 나타낸다. 이러한 리던던시 구조의 기본 설계는 입력 및 출력 포트(204.i)와 (204.u) 사에에서 3중으로된 스위치 코어(102)를 거쳐 연장되는 연결을 위해 도 3에서 나타내었다. 멀티플렉서(208.1)와 디멀티플렉서(208.u)뿐만 아니라 스위치 코어(102)는 동일하게 작동하는 3개의 스위치 플레인 A, B, C는 보여진 것처럼 3겹으로 되어 있다. 스위치 포트(204.i)에서는 3개의 스위치 플레인 A, B, C에 대해 확산(spreading)이 실행되고 스위치 코트(204.u)에서는 3개의 스위치 플레인의 조립(assemblance)이 실행된다.

입력 및 출력 멀티플렉서 플레인(208.i,208.u) 각각과 출력 스위치 포트(204.u)는 도 3에서 (302)로 나타낸 다수의 동일한 유지보수기능(maintenance function)을 포함한다. 이러한 유지보수기능은 아래에서 다음과 같이 더 자세히 설명될 것이다:

- 3개의 스위치 플레인 A, B, C가 동시에 작동한다면, 장치(202)로의 데이터 출력은 3개의 스위치 플레인으로부터의 데이터 흐름의 다수결에 의해 산출된다. 다수결은 비트 레벨에서 실행되고, 최종적으로 신호 오류에 대한 투과 전송 장치는, 스위치 플레인에서 신호 비트 오류는 장치에서 관측되지 않는다는 것을 표시한다.

- 다수결을 근거로한 스위치 플레인 비교는 오류위치측정을 위해 사용된다.

- 하나 또는 그 이상의 스위치 플레인에 의미있는 정보와 동기가 없으면, 우선 순위 방법을 사용하여 하나의 스위치 플레인을 사용함으로써 트렌지션이 실행된다.

- 상기 언급된 세 개의 기능에 대한 테스트 기능

- 스위치 플레인 사이의 갱신

스위치 플레인 A, B, C는 모든 플레인에서 다수결과 플레인 비교를 허용하도록 교차 연결된다. 이러한 목적을 위해 스위치 플레인 각각의 멀티플렉싱 단계(208.i), 스위치 코어(102) 및 디멀티플렉싱 단계(208.u)로부터 스위치 플레인 각각의 멀티플렉싱 단계(208.i), 스위치 코어(102) 및 디멀티플렉싱 단계(208.u)로 각 스위치 플레인의 각각의 통과 데이터 흐름 DATAA, DATAB, 및 DATAC를 병렬로 확산하는 플레인들 사이가 연결된다.

교차 연결의 원리는 도 4에서 더 자세히 나타내었다. 도 2에서 스위치 포트(204.1)와 스위치 코어(102) 사이의 3중 멀티플렉서/디멀티플렉서(208.1)는 예로서 선택되어진다. 도 4에서 3개의 스위치 플레인 A, B, C는 교차 연결 원리는 밝히기 위해 확산된다. 플레인 A, B, C을 경유하여 스위치 포트(204.1)에서 출력하는 데이터는 Dua, Dub, Duc로 각각 지시된다. 플레인 A, B, C를 경유한 스위치 포트(204.1)에서의 데이터는 Dia, Dib, Dic로 각각 지시된다. 멀티플렉싱/디멀티플렉싱(208.1)에 포함되는 기능은 (402)로 지시되며 멀티플렉싱과 디멀티플렉싱 기능을 비교한다. 각 플레인에는 다른 플레인에 대해 기능(402)의 멀티플렉싱 기능으로부터의 출력 데이터를 확산하기 위한 확산기능(404u)과 반면에, 다른 평면에 대해 입력 데이터 Di를 확산하기 위한 확산기능(404i)이 포함된다.

각각의 플레인에서 세 개의 플레인 A, B, C 각각의 확산 기능(404u)으로부터의 출력 데이터는 출력 데이터를 위한 유지보수기능(302u)에 수신된다. 다수결/우선 순위 선택 출력 데이터는 멀티플렉서(208.1)에서 출력된다. 이러한 확산은 점선으로된 화살표의 흐름으로 잘 나타난다.

각 플레인에서 세 개의 플레인 A, B, C의 각각의 확산 기능(401.i)으로부터의 입력 데이터는 유지보수기능(302u)과 비슷한 입력 데이터를 위한 유지보수기능(302i)에 더 수신된다. 유지보수기능(302.i)의 출력으로 다수결/우선 순위 선택 데이터가 수신되고, 기능(402)의 멀티플렉싱 기능에 의해 처리되어 스위치 포트(204.1)를 경유하여 장치(202.1)로 전달된다. 정확하게 나타내기 위해 이러한 확산은 플레인 A, B, C의 각각의 확산 기능(404i)에서 플레인 A의 유지보수기능(302.i)까지의 데이터에 대해서만 도면에 나타내었다.

유지보수기능(302u) 및 (302i)에서, A, B, 및 C는 플레인 A, B, 및 C 각각 로부터의 데이터를 위한 입력을 나타낸다.

비트 레벨상에서 행해지는 스위치 플레인 비교는 플레인에 영향을 주는 오류에 대해 100% 오류발견 및 오류위치측정을 의미한다. 비트 레벨에서 실행되는 다수결은 100% 오류격리의 가능성을 나타낸다. 바꿔 말하면, 스위치 플레인에서 오류는 다수결에 의해 격리되고 더 이상 통과되지 않는다. 이것은 하드웨어에서의 모든 단독 오류에 대해 스위치의 실행을 명확하게 할 것이다.

스위치에서 플레인에 영향을 주는 오류에 대해 100% 오류발견, 오류위치 및 오류격리를 위해서는 스위치 포트에서 실행되는 다수결 및 스위치 플레인 비교가 필요하다.

그러나 스위치 플레인에 영향을 주는 오류에 대한 오류위치측정만으로는 충분하지 않다. 오류로 여겨질 수 있는 인쇄회로카드의 수는 용인하기 어려울 정도로 많다. 스위치 플레인내에서 정확한 오류위치를 알아내고 오류확산(다른 오류위치를 더 표시)을 막기 위해서는 스위치 코어(102)에서의 스위치 플레인 비교 뿐만 아니라 다수의 스위치 플레인 비교와 다수결이 장치연결에 포함된다.

장치연결에서, 즉 스위치 코어(102)와 스위치 포트(204) 사이의 모든 장치 연결에서, 스위치 플레인 비교는 모든 멀티플렉서(208)에 도입되어 졌다. 그로 인해 장치(202) 및 멀티플렉서(208)에서 스위치 코어(102)까지 오류확산을 막을 수 있고, 장치 카드에 영향을 주는 오류의 위치를 가능한한 빨리 알아낼 수 있다. 비트 레벨에서 다수결을 행할 수 있도록, 링크(206)를 위해 교차 연결이 도입되었다. 3개의 스위치 플레인에서 멀티플렉서(208) 사이의 교차 연결은 멀티플렉서 단계(208)의 스위치 코어에 배열되고, 링크(206)의 수는 장치(device) 쪽보다 적게 연결될 것이다.

도 5에서 유지보수기능(302)의 설계가 더 자세하게 나타나 있다. 예에서처럼 도 5의 회로는 일정한 형태의 인터페이스를 위해 9-비트 데이터 버스로 만들어질 것이라 생각되지만, 다른 형태의 인터페이스를 위해 약간 변경되어 사용될 수 도 있다. 프레임의 9개의 시간슬롯은 아래에서 유지 보수 시간슬롯의 하나로 지시되고 테스트 패턴을 포함하는 BWP(Bit Wandering Patten)로 칭한다. 또한 스위치를 통한 프레임의 흐름은 다수, 예를 들어 멀티프레임을 형성하는 4개의 그룹으로 나뉘어질 것이다. 멀티프레임에서 각각의 프레임은 아래에서 FRC1과 FRC2(Frame Counter)라 불리는 두 개의 유지 보수 시간슬롯에서 오직 하나의 코드를 갖는다. 코드의 값은 각 그룹 내에서 한 단계씩 나아가지만 다음 그룹으로 전환시에는 점프한다. 멀티프레임에서 프레임은 코드 값을 써서 프레임 카운터에 의해 확인된다.

프레임 카운터 FRC는 스위치 중앙에 설계된다. FRC값들은 그들이 아주 동일하게 만들어질 수 있도록 플레인들 사이에 다수결된다. 서로 다른 장소에서의 FRC는 중심적으로 산출된 FRC의 복사본이다.

스위치에 포함된 클럭이 작동된 후, 멀티프레임 카운터 FRC는 플레임들 사이에서 동기된다. FRC는 중심 논리로부터 플레인내에 분배된다.

아래에서 더 자세히 설명되는 바와 같이 모든 플레인의 모든 FRC값에 접근할 수 있도록 멀티프레임 카운터의 값은 다른 플레인에 유지보수 프레임을 보낸다. 다음에 플레인은 FEC정보로 다수결을 실행한다. 다수결의 결과는 플레인 자신의 FRC카운터를 다시 로드(reload)하는데 사용된다. 이 것은 몇 프레임 후에 플레인들 사이의 FRC가 동일할 것이라는 것을 나타낸다.

위에서 언급된 것을 위해, FRC값의 다수결의 한 예가 여기에 주어진다. 플레인들의 십진수의 FRC값을 예상해 보면 17, 2599, 및 19이다. 이진수로는 0000 0001 0001, 1001 1111 1111 및 0000 0001 0011에 해당한다. 이러한 값으로부터 비트를 위한 다수결된 비트의 값은 십진수 19와 같은 0000 0001 0011이 된다. 이 것은 단지 한번의 간단한 다수결이 이률적으로 실행되도록 플레인의 FRC를 가지기 위해 사용될 필요가 있다는 것을 나타낸다. 다음 프레임은 세 개의 플레인 모두에서 숫자 20이라 명명될 것이다.

도 5에서 DATAA, DATAB, DATAC는 스위치 플레인 A, B, C로부터 각각 9비트 버스로 입력된다. 이러한 버스들은 다수결 기능(502), 다른 한편으로는 플레인 비교기능(504), 또한 우선순위 선택기능(506)에 연결된다.

다수결 기능(502)은 비트 레벨상에서 다수결을 행하고 결과로서 다수결된 데이터 DATAMV를 9비트 버스를 사용하여 전송한다. 비트 레벨상에서 다수결을 실행하는 것은 신호 플레인 오류를 고려할 때, 실행이 간단하면서도 효율적이라는 점에서 이점이 있다. 도 6에는 하나의 시간슬롯을 위해 DATAA, DATAB, 및 DATAC의 비트 패턴과 최종적으로 다수결된 비트 패턴 DATAMW가 나타나 있다. 다수 비교는 외견상으로 세 번째 데이터 비트는 DATAA와 DATAC에서는 같지만 DATAC에서는 다르고, 마지막 비트는 DATAA와 DATAB에서는 같지만 DATAC와는 다름을 나타낸다. 잘못된 비트가 나타나게 된다.

플레인 비교기능(504)은 DATAMW를 사용하여 신호 DATAA, DATAB, 및 DATAC를 비교하고 신호 PFA, PFB, 및 PFC로 스위치 플레인 오류를 보고한다. 특히, 신호 PFA, PFB, 및 PFC는 스위치 플레인 오류가 스위치 플레인 A, 스위치 플레인 B, 및 스위치 플레인 C로부터의 데이터에서 검파되고 펄스의 카운트를 위해 각각 카운터(508), (510), 및 (512)로 보내질 때, 포지티브 펄스의 형태로 나타난다. 도 6에 따른 예에서 PFB와 PFC는 문제의 시간슬롯을 위해 스위치 플레인 오류를 보고할 것이다.

스위치 플레인이 동기되지 않았을 때, 두 개의 작동 스위치 플레인을 위한 PF신호는 여전히 차이를 나타낼 것이며, 만약 동기가 되었다 하더라도 두 개의 스위치 플레인의 동기와 또 그것이 정확한지를 알아내는 것은 물론 불가능한다. 이러한 경우에 우선 순위 선택이 사용되어야 한다.

우선순위 선택기능(506)은 데이터 DATAA, DATAB, DATAC, 및 DATAMV를 수신하는 멀티플렉서에 있다. 멀티플렉서(506)는 신호 INSYBI, INSYAT, 및 INSYCI에 의해 제어되어 9비트 버스의 형태로 출력하게 되는 다수결 또는 우선 순위 선택 데이터 DATAOUT을 산출한다. 이는 아래에서 더 자세히 설명될 것이다. 특히, 신호 INSYBI, INSYAT, 및 INSYCI는 스위치 플레인에 대한 링크가 유용한 정보와 동기성(synchronism)을 가지고 있는지의 징후를 표시한다. 이 것이 세 개의 스위치 플레인 모두에 대해 사실이라면 멀티플렉서(506)는 DATAOUT로서 DATAMV를 통과시켜 출력한다. 만약 반대로 하나 또는 여러 개의 스위치 플레인에 대해 사실이 아니라면, 멀티플렉서는 설정된 우선 순위를 토대로 플레인을 선택한다.

이러한 우선 순위의 바람직한 실시예가 다음에 주어져 있다:

동기되지 않은 플레인 A: 플레인B로부터의 데이터 선택.

동기되지 않은 플레인 B: 플레인A로부터의 데이터 선택.

동기되지 않은 플레인 C: 플레인A로부터의 데이터 선택.

동기되지 않은 플레인 A와 B: 플레인C로부터의 데이터 선택.

동기되지 않은 플레인 A와 C: 플레인B로부터의 데이터 선택.

동기되지 않은 플레인 B와 C: 플레인A로부터의 데이터 선택.

동기된 플레인이 없음: 플레인A로부터의 데이터 선택.

동기해제기능(sync deactivating function)(514)은 수신신호 INSYA, INSYB, 및 INSYC를 위해 세 개의 입력을 가지는데, 스위치 플레인 A, B, C의 링크가 각각 의미있는 정보와 동기성을 지닌다면 1을 표시한다. 반대의 경우에는 0을 포함한다. 신호 INSYA, INSYB, 및 INSYC는 프레임 동기워드 및 정확한 링크 코드를 찾는 링크 수신기로부터 얻어지나, 여기서는 설명하지 않는다. 이것은 결과적으로 1이나 0을 찾는다. 보통, 이러한 신호들은 상기에서 언급한 신호 INSYAI, INSYBI, 및 INSYCI로서 기능(514)에 의해 변화되지 않고 각각 통과한다.

어떤 일정한 테스트 시간슬롯동안 0에 대해 INSYAI, INSYBI, 및 INSYCI가 오게 하기 위해서 동기해제기능(514)은 FRC.신호와 BWP.신호에 의해 제어된다. 특히, 이것은 테스트 패턴 BWP가 발생되고 FRC신호가 특정값을 가리킬 때 각각의 멀티프레임을 위해 일정 시간슬롯 동안 끝난다. FRC.표시는 상기에서 언급된 14비트 프레임 카운터 FRC로부터 얻어진다. 표신 BWP.신호는 현재의 시간슬롯이 BWP 시간슬롯이라는 것을 나타낸다.

도 7에서는 다수결 기능(502), 우선순위 선택기능(504), 및 동기해제기능(514)의 기본적인 설계가 더 자세하게 나타나 있다.

도 7은 비트레벨, 예를 들어 해당 9비트 버스로 들어오는 병렬 데이터 흐름 DATAA, DATAB, DATAC의 각 비트를 위한 비트레벨에서 다수결 및 우선순위 선택코스를 나타낸다. 병렬 데이터 비트에서 각각의 비트, 플레인 A, B, 및 C의 각각으로부터의 하나는 세 개의 AND게이트(702), (704), 및 (706) 세트에 공급되고, 다음에 오는 OR게이트에 공급되며, 상기 소자들은 다수결 기능(502)에 포함된다. 세 개의 비트는 또한 우선순위 선택기능(506)에 포함된 해당 멀티플렉서(710)에 공급된다.

특히, 세 개의 비트는 다수결 기능(502)에서 AND 게이트(702), (704), 및 (706)의 제1입력에 각각 공급된다. AND 게이트의 제2입력에는 데이터 흐름 DATAB, DATAC, 및 DATAA로부터의 비트가 각각 공급된다. AND게이트(702), (704), 및 (706)의 출력 비트는 OR게이트의 입력에 각각 공급된다. 나타난 세 개의 데이터 비트가 모두 동일하다면, 논리 연산의 규칙에 의해 AND게이트(702), (704), 및 (706)의 출력뿐만 아니라 OR게이트의 출력에서도 같은 비트를 얻는다. 반대로, 만약 차이가 있다면, 다수결 비트는 최종적인 데이터 흐름 DATAMW로 얻어진다.

우선순위 선택기능(506)은 9멀티플렉서(710)외에도, 각 비트를 위한 하나, 반전 AND게이트, 및 선택기능(714)을 포함한다. 각 데이터 흐름 DATAA, DATAB, 및 DATAC으로부터의 세 개의 비트는 멀티플렉서(710)의 여덟 개의 입력(0∼7)에 공급된다.

특히, 데이터 흐름 DATAA로부터의 비트는 입력 0, 1, 3, 5, 및 7에 공급되고, 데이터 흐름 DATAB로부터의 비트는 입력 2와 6에 공급되며, 데이터 흐름 DATAC로부터의 비트는 입력 4에 공급된다.

동기화 기능(514)으로부터의 신호 INSYAI, INSYBI, 및 INSYCI는 멀티플렉서(710)의 입력(710A), (710B), 및 (710C)뿐만아니라 반전 AND 게이트의 입력에 각각 공급된다.

신호 INSYAI, INSYBI, 및 INSYCI의 몇 또는 어떤 것이 0이라면, 게이트(712)의 출력은 1이고, 그렇지 않으면 0이다. OR기능(708)과 멀티플렉서(710)의 출력은 선택기능(714)의 입력에 각각 연결된다. 선택기능(714)은 게이트(712)의 출력으로 나타나는 신호에 의해 제어되고, 보여지는 바와 같이 1일때는 멀티플렉서의 출력이 선택되고, 그렇지 안으면 OR게이트로부터의 DATAMV비트가 선택된다.

멀티플렉서(708)의 기능은 입력 (710A), (710B), (710C)에 의해 형성된 이진수에 의해 제어될 수 있도록 설명될 것이다. 만약 이진수가 디지트 0∼7의 어느 것에 해당한다면, 멀티플렉서(708)는 입력(0∼7)중의 하나를 선택하고 해당 번호를 갖는다. 데이터 흐름 DATAA, DATAB, 및 DATAC를 수신하는 입력(0∼7)을 위한 연결은 각각의 특정 경우에 출력이 선택되고, 앞서 설명된 우선 순위에 적합하도록 배열된다.

도 7에서 자세히 나타낸 동기 해제 기능(514)과 도 8a∼c에 따른 표에 관하여, 루틴 테스트 기능은 앞으로 더 자세히 설명될 리던던시 구조에 포함된다.

동기 해제 기능(514)에서, 신호 INSYA, INSYB, 및 INSYC는 플레인 A, B, 및 C에서 AND 게이트(716A), (716B), 및 (716C)의 제1입력으로 각각 제공된다. 프레임 카운터(718)로부터의 신호 FRC.사인(sign)은 비교기에 제공되고, 비교기는 AND게이트(716A), (716B), (716C) 각각의 제2입력 각각에 연결되는 세 개의 출력을 가진다. 비교기(720)는 FRC.사인으로 선택된 프레임 코드값을 비교한다. 도 (8a∼c)에 따른 표에서 이러한 프레임 코드값은 칼럼(2)에서 나타나있는데, 제목은 FRC [11:0]이고 넷 째줄부터 값 0∼73이 나타나 있다. [11:0]은 값이 11에서 0까지의 비트로 나타난다는 것을 가리킨다. 앞서 언급되었듯, 스위치를 통한 프레임의 흐름은 네 개의 그룹으로 나뉘어 질 것이라 생각된다. 표에서 FRC[13:12]란 표제가 붙은 칼럼(1)은 4개로 나뉜 제1줄에 값 0∼3을 가진 이들 그룹을 나타낸다. [13:12]는 이들 값이 13과 12비트로 주어졌다는 것을 나타낸다. 루틴 테스트는 그룹(3)에 따라서 실행된다.

비교기(720)는 또한 제어신호로서 BWP.사인 신호를 수신한다. 이러한 제어 신호가 FRC.사인이 선택된 프레임 코드값 중의 하나와 같아짐에 따라서, 동시에 BWP시간슬롯에 플레인 A, B, C 중의 어느 것이 나타난다는 것을 나타낼 때, 비교기(720)는 해당 AND게이트(716A), (716B), (716C)에 연결된 출력에 출력신호 0을 내보낸다. 결과적으로 최종신호 INSYAI, INSYBI, INSYCI 각각이 0의 값을 가질 것이다. 표의 칼럼(6)에서 INSYAI, INSYBI, 및 INSYCI 또는 그들 중의 하나는 0이어야 함을 나타낸다. 만약 이들 신호의 하나 이상이 0으로 설정되면, 이 것은 전체로 입력되는 신호의 하나로 표시된다. 따라서, 다음 신호는 예를 들어, 프레임(67)과 (68)을 위한 INSYAI, BI, CI와 같이 두 개의 마지막 문자로 나타나게 된다.

도 5를 참조하면, 출력 신호(DATAOUT)는 테스트를 목적으로 하는 우선순위 선택기능(506)에서 BWP.사인 신호에 의해 제어되고, 신호 PRIH와 PRIL을 각각 발생시키는 패턴검출기능(516)에 제공된다. 신호 PRIH와 PRIL은 이진수 1 1111 1111와 이진수 0 0000 0000일 때 포지티브 펄스이고, BWP시간슬롯동안 DATAOUT을 찾는다. 신호 PRIH와 PRIL은 펄스를 카운트하기 위한 카운터(518), (520) 각각에 연결된다. 표의 칼럼(7)에서 테스트되는 기능(504), (502), (504), 및 (516)이 나타나 있다.

루틴 테스트 기능을 위한 논리는 멀티프레임의 하위 그룹(3) 동안 BWP시간슬롯에 결정된 패턴을 보내면 자동적으로 테스트된다. 이러한 테스트 패턴은 세 개의 스위치 플레인마다 다르고 멀티프레임 각각을 위한 PFA, PFB, PFC, 및 PRIL에 알려진 수의 펄스를 발생시킨다. 표의 칼럼(8)에는 PFA, PFB, PFC, 및 PRIL중에 펄스 발생된 것이 나타나 있다. 1∼3줄과 표의 마지막 줄에서 보여지는 바와 같이 다른 그룹 동안 세 개의 스위치 플레인 모두는 BWP 시간슬롯에 이진수 1 1100 0111을 보낸다.

테스트 패턴은 논리 작업이 정확할 때 카운터 508, 510, 512, 518, 520에서 멀티프레임의 각각을 위해 펄스의 다음 수가 발생되도록 설계된다:

508: 28 PFA

510: 24 PFB

512: 22 PFC

518: 10 PRIH

520: 10 PRIL

선택된 테스트 패턴에 대한 배경은 다음과 같다:

다수결 기능(502)과 스위치 플레인 비교기능(504)은 하나의 스위치 플레인으로부터 원더링(wandering) 1을 가진 패턴 시퀀스와 원더링 0을 가진 다른 패턴 시퀀스를 보냄으로써 테스트되고, 동시에 카운터(508), (510), (512)는 예상값에 대해서 PFA, PFB, PFC의 카운트 결과를 체크한다.

패턴 검출 기능(516)은 같은 시퀀스 동안 DATAOUT에 영향을 주기 위해 하나 또는 두 개의 INSYAI, INSYBI, INSYCI를 0이 되게 하여 테스트되고 기대치에 대해 카운터(518), (520)에서 PRIH와 PRIL의 카운트 결과를 체크한다.

우선순위 선택기능(516)은 다른 두 스위치 플레인으로부터 선택될 예상되는 스위치 플레인에서 다른 패턴을 보내고, 동기해제기능(514)에서 한 개, 두 개, 또는 세 개의 INSYAI, INSYBI, INSYCI의 활동을 제지하여 테스트된다. 패턴은 이진수 1 1111 1111과 0 0000 0000이고 이 둘은 선택이 예상되는 스위치 플레인에서 보내진다. 우선 선택의 일곱 번의 경우가 모두 테스트되어야 전체는 끝난다.

만약 잘못된 BWP시간슬롯동안 INSYAI, INSYBI, 및 INSYCI을 강제로 0이 되게 하면, PRIH와 PRIL의 번호에 에러가 생길수 있기 때문에 동기해제기능(514)도 역시 테스트된다.

마지막으로 도 8a∼c에서 보인 표를 참조하여 상기에서 짧게 설명된 테스트 코스를 설명할 것이다.

도입부에 따라 BWP시간슬롯의 테스크에 대한 요약이 첫 번째로 나타나 있다.

BWP시간슬롯은 스위치 플레인 비교, 다수결 및 우선순위선택을 위한 회로의 자동적인 루틴 테스트를 위해 사용된다. 스위치 플레인들 간의 차가 이러한 시간슬롯에 신중히 도입된다. 얻어진 오류 표시는 오류 검출 회로가 정확하게 작동한다는 확인하는 것이라 판단된다.

BWP시간슬롯은 프레임 카운팅과 관련이 있다. 테스트는 프레임 그룹 중의 하나, 즉 프레임 그룹(3)동안 실행된다. 모든 다른 프레임에서 BWP는 모든 스위치 플레인에서 일정한 값 1 1100 0111을 갖는다.

테스트 코스는 아래에 언급된 프레임, 0이 되는 INSYAI, INSYBI, 및 INSYCI, 테스트 되는 PC, MV, PRI, 및 516 펄스 발생된 PFA, PFB, PFC, PRIH, 및 PRIL의 위에서 언급된 것과 같은 칼럼(6), (7), 및 (8) 동안 진행된다.

BWP시간슬롯은 우선 1 1111 1111로 설정된다. 스위치 플레인 A에서 9비트는 하나씩 0으로 셋된다. 이것은 프레임 그룹 3에서 0∼8로 끝난다.

그러므로, 절차는 반복되지만 반대의 값을 가진다. 값이 0 0000 0000으로 설정되면 스위치 플레인 A에서 9비트는 하나씩 1로 셋된다. 이것은 프레임 그룹 3에서 프레임 9∼17까지 계속된다.

그러나, 두 가지의 예외가 있다: 세 개의 모든 스위치 플레인에서 프레임 0의 비트 7은 0에서 1로 변환된다. 프레임 10에서 비트 8은 세 개의 모든 스위치 플레인에서 0에서 1로 변환된다. 링크 코드가 시간슬롯에서 9비트의 모든 가능한 결합을 변경시킬 수 없다는 것이 예외에 대한 이유이다.

하위그룹 3의 프레임 18∼21에서 BWP시간슬롯은 우선순위 선택을 테스트 하는데 사용된다.

스위치 플레인 B에서 원더링 0과 1을 가진 프레임 20∼40 다음에는 우선 순위 테스트로 두 프레임 41, 42가 온다.

스위치 플레인 C에서 원더링 0과 1을 가진 프레임 43∼59 다음에는 우선 순위 테스트로 14개의 프레임 60∼73이 온다.

멀티프레임에 남아 있는 BWP시간슬롯은 테스트하는데 사용되지 않는다. 그 들은 1 1100 0111로 설정된다.

도 9는 위에서 설명된 종류의 세 개의 플레인 리던던시 구조에서 메모리 위치의 스위치 플레인 A, B, C 간의 재기록/갱신(rewriting/updating)과정을 간략하게 나타내었다. 각 플레인에서 메모리(902A, 902B, 902C)로부터의 위치(902AP, 902BP, 902CP), 플레인의 각각에서 화살표(904, 906, 908)를 따라 다수결/우선순위 선택기능(910A, 910B, 910C)을 플레인 자체에서 판독함으로써 계속적인 갱신이 이루어진다. 다수결/우선순위 선택정보는 판독이 끝나면 화살표(912, 914, 916)를 따라 메모리(902A, 902B, 902C)로 되돌아가고, 같은 위치(902AP, 902BP, 902CP)에 각각 재기록한다. 다수결/우선순위 선택기능(910)은 스위치 코어와 스위치 포트 사이에서 비트레벨상의 데이터 흐름을 처리하기 위해 앞서 설명되어진 것과 근본적으로는 같은 종류일 수 있다.

재기록/갱신은 한편으로는 메모리 회로에서 소위 소프트 에러의 효과를 제거하기 위해, 다른 한편으로는 카드를 바꾸는 경우에 자동적으로 갱신하기 위해 사용된다. 다수결/우선 순위 선택외에 여러 가지의 메모리에서 정보의 재기록/갱신 또한 플레인 비교가 실행된다.

스위치 코어(102)는 멀티플렉서(208)와 스위치 포트(204)와는 대조적으로 많은 인쇄회로카드를 포함할 수 있다. 예를 들어 스위치 코어(102)내에서 오류위치측정을 위한 플레인 비교는 CRC(Cyclic Redundancy Check) 원리에 따라 카운트된 체크 섬(check sum)의 세 개의 플레인 A, B, C 사이에서 끝난다. 체크 섬은 세 개의 플레인 A, B, C에서 동시에 각각의 인쇄 회로카드 인터페이스를 위해 카운트 된다. 스위치 코어가 예로서 언급되었을지라도 이러한 오류위치측정은 다수결이 몇몇 이유를 위해 사용되지 않는 모든 인쇄 회로카드들 사이에서 일반적으로 이루어 진다.

각각의 플레인 A, B, C을 위한 도 10은 서로 연결된 두 개의 인쇄 회로카드AK1과 AK2, BK1과 BK2, 및 CK1과 CK2를 보여준다. CRC1, CRC2, CRC3 각각의 기능은 보여진 각 카드 간의 인터페이스를 위해 체크 섬을 카운트하는 각 플레인에 나타나 있다.

모든 인쇄 회로 인터페이스를 위한 체크 섬, 본 예에서 도 10의 세 개의 카드 인터페이스는 각 플레인에서 차례 차례 비트 레벨로 비교된 플레인이다. 도 10에 보인 플레인 비교를 위한 기능(1002, 1004, 1006)은 세 개의 모든 플레인에서 체크 섬을 수신하기 위해 기능 CRC1, CRC2, CRC3에 연결된다.

장치(1008, 1010, 1012)는 어떤 플레인의 몇몇 체크 섬이 기대값과 다른지, 그리고 이것이 틀린 체크섬을 지적하는 경우인지를 조사한다. 다수결된 체크 섬은 예를 들어, 유지 보수 프레임으로 옮겨질 수 있다. 유지 보수 프레임에서 잘못된 체크섬의 위치를 찾아 나타낼 수 있다. 이러한 위치로부터 오류에 의해 영향을 받은 카드 인터페이스가 직접 나타난다. 이러한 방법에서, 스위치 코어의 오류위치측정은 인쇄 회로카드에서 발생 가능한 오류의 수를 항상 단 두 개로 제한할 수 있다.

상기에서 언급된 것은 인쇄회로카드에 대한 입력 데이터 링크 각각을 위해 발생된, 아래에서는 CMCMV라 명명된 CRC발생의 형태이다. 이러한 CRC는 다수결된 유지 보수 루프에 대한 모든 다른 링크의 CRC와 더불어 중심적으로 어샘블된다. 오류 플래그로 나타난 비트 오류결과는 오류확인을 위해 사용된다.

다른 형태의 CRC발생은 단지 유지보수링크가 오류가 없는지 체크하기 위해 사용된다. 만약 이러한 정보를 운반하는 유지보수링크 자신이 잘못되었다면 다수결 논리에 많은 CRCMW체크섬을 보내는 것은 의미가 없을 것이다. CRC는 유지보수링크에서 전달된 데이터의 프레임과 같이 발생된다. 이러한 CRC는 프레임에서 일정한 시간슬롯에 첨가된다. 수신단에서 CRC는 같은 방법으로 발생되고 송신기 측에서 전달된 CRC와 비교된다. 이러한 CRC체크섬은 아래에서 명명된 CRCLG와 CRCLC이다. 여기서 LG는 링크 발생(Link Generate)을, LC는 링크 체크(Link Check)를 각각 나타낸다. 만약 CRCLG가 CRCLC와 같지 않다면, 이 것은 유지보수링크상의 오류 플래그의 판단 효과때문일 것이다. 오직 유지보수링크에 CRCLG/LC이 제공된다. 다른 링크의 대부분에는 CRCMV가 제공된다.

동일한 트랜스포트 경로는 도 9를 참조하여 위에서 설명된 것에 따른 정보의 갱신을 실행하는것에 관해 체크 섬의 이동을 위해 사용된다.

Claims (18)

1. 디지털 스위치(102)에서 기능 엔티티(208, 204u)를 위한 리던던시 시스템에 있어서,

   상기 기능 엔티티는 병렬로 작동하는 플레인(A, B, C)에서 최소한 3중으로 되어 있고, 각 플레인으로부터 각자의 경유 데이터 흐름을 그와 병렬의 플레인에 확산시키는 수단(404i, 404u)을 구비하되, 상기 각 플레인은,

   플레인 자신과 그와 병렬인 플레인의 데이터 흐름을 수신하고 다수결된 데이터 흐름(DATAMV)을 만들기 위해 비트 레벨로 이들을 비교하는 다수결 기능(502)과,

   플레인(A, B, C)의 링크가 의미 있는 정보와 동기를 가지고 있는지를 나타내고 그 결과로서 각각의 플레인을 위한 링크상태 표시신호(INSYAI, INSYBI, INSYCI)를 발하여 그 것의 표시를 만드는 플레인상태 감지기능(514), 및

   다수결된 데이터 흐름(DATAMV)과 링크상태 표시신호를 수신하고 후에 오류상태를 표시하지 않으면 기능적인 장치로부터의 출력 데이터 흐름으로서 다수결된 데이터 흐름을 통과시키나, 오류상태를 표시하는 경우에는 하나 또는 그 이상의 링크상태 표시신호에서 결정된 우선 순위를 근거로하여 출력 데이터 흐름(DATAOUT)으로서 하나의 플레인에서 데이터 흐름을 선택하는 우선순위 선택기능(506)을 포함하는 유지보수기능을 위한 장치(302i, 302u)를 포함하는 것을 특징으로 하는 리던던시 시스템.
2. 스위치입력과 스위치출력 및 그 사이에 스위치장치를 갖는 디지털 스위치를 위한 리던던시 시스템에서 상기 스위치장치는 스위치 코어와 기능 엔티티, 및 코어의 양면에 이러한 다수의 기능 엔티티를 포함할 수 있는 스위치입력과 스위치출력 사이에 데이터 흐름을 위한 연결경로를 포함하며, 병렬로 작동하고 서로 같은 스위치장치와 다수결 기능을 갖는 스위치 플레인, 외부로부터 스위치 플레인의 장치로 들어오는 데이터 흐름을 확산하기 위한 확산수단, 및 스위치 플레인에서 나가는 데이터 흐름을 조립하는 어샘블링 수단을 포함하는 리던던시 시스템에 있어서,

   상기 리던던시 시스템은 상기 연결경로로 적어도 다수의 기능 엔티티에 분배되고 각 플레인의 장치로부터 각 통과 데이터 흐름을 그와 병렬인 장치로 확산하는 수단(404i, 404u)을 포함하고, 각각의 이러한 기능 엔티티는 그것 자체의 병렬로 작동하는 플레인(A, B, C)을 가진 리던던시 하부시스템을 포함하는데, 여기에서 각각의 플레인과 각각의 출력은,

   플레인 자신과 그와 병렬인 플레인의 데이터 흐름을 수신하고 다수결된 데이터 흐름(DATAMV)을 만들기 위해 비트 레벨로 이들을 비교하는 다수결 기능(502)과,

   플레인(A, B, C)의 링크가 의미있는 정보와 동기를 가지고 있는지를 나타내고 그 결과로서 각각의 플레인을 위한 링크상태 표시신호(INSYAI, INSYBI, INSYCI)를 발하여 그것의 표시를 만드는 플레인상태 감지기능(514), 및

   다수결된 데이터 흐름(DATAMV)과 링크상태 표시신호를 수신하고 후에 오류상태를 표시하지 않으면 기능적인 장치로부터의 출력 데이터 흐름으로서 다수결된 데이터 흐름을 통과시키나, 오류상태를 표시하는 경우에는 하나 또는 그 이상의 링크상태 표시신호에서 결정된 우선 순위를 근거로하여 출력 데이터 흐름(DATAOUT)으로서 하나의 플레인에서 데이터 흐름을 선택하는 우선순위 선택기능(506)을 포함하는 유지보수기능을 위한 장치(302i, 302u)를 갖는 것을 특징으로 하는 리던던시 시스템.
3. 제1항 또는 제2항에 있어서, 플레인 비교기능(504)을 포함하는 유지보수기능을 위한 장치(302i, 302u)는 병렬의 데이터 흐름(DATAA, DATAB, DATAC)과 다수결된 데이터 흐름(DATAMV)을 비교하고 이를 벗어난 경우에는 이탈 데이터 흐름을 위해 오류표시신호(FAT, FTB, FTC)를 방출하는 것을 특징으로 하는 리던던시 시스템.
4. 제1항 또는 제2항 및 제3항에 있어서, 다수결 기능(502)는 한 플레인으로부터의 데이터 흐름에 알려진 테스트 비트 패턴의 시퀀스를 도입하여 플레인(A, B, C)으로 부터의 데이터 흐름의 형태를 성공적으로 일시 변환하여 테스트하는 것을 특징으로 하는 리던던시 시스템.
5. 제4항에 있어서, 패턴 검출 기능(516)은 데이터 흐름의 결정된 부분(BWP)동안 상기 테스트 비트 패턴과 관련하여 출력 데이터 흐름에서 감지하기 위한 우선순위 선택기능(506)의 출력과 연결되는 것을 특징으로 하는 리던던시 시스템.
6. 제5항에 있어서, 플레인상태 감지기능(514)은 각 플레인(A, B, C)을 위한 링크 상태 표시 입력 신호(INSYA, INSYB, INSYC)와 우선순위 선택기능(506)에 대한 링크 상태 표시 출력 신호(INSYAI, INSYBI, INSYCI)로서 이러한 신호들을 수신하고, 데이터 흐름의 상기 결정된 부분(BWP)동안 하나 또는 그 이상의 링크 상태 표시 출력 신호(INSYAI, INSYBI, INSYCI)에 링크 오류표시 값을 주도록 하는 수단을 포함하는 것을 특징으로 하는 리던던시 시스템.
7. 제6항에 있어서, 우선순위 선택기능(506)은 신호(INSYAI, INSYBI, INSYCI)를 나타내는 하나 또는 그 이상의 링크 상태를 검출하고, 결정된 우선 순위에 따라 나타내고 시뮬레이트(simulate)되는 모든 경우의 방법에서 다른 두 개의 플레인으로부터 선택이 예상되는 플레인으로부터 다른 신호 패턴을 보냄으로써 테스트되는 것을 특징으로 하는 리던던시 시스템.
8. 전술한 항들 중의 어느 한 항에 있어서, 플레인(A, B, C) 사이에서 메모리 위치(902AP, 902BP, 902CP)를 계속 재기록/갱신하기 위한 플레인의 수단,

   플레인 자신과 다른 각각의 플레인의 메모리(902A, 902B, 902C)로부터 각 플레인의 다수결/우선순위 선택기능(910A, 910B, 910C)까지 하나의 위치를 판독하는 수단(904, 906, 908), 및

   다수결/우선 순위 선택에서 자체의 플레인까지 같은 위치에 그 결과를 재기록하고 귀환하는 수단(912, 914, 916)을 포함하는 것을 특징으로 하는 리던던시 시스템.
9. 상술한 항들 중 어느 한 항에 있어서, 회로카드의 오류위치측정을 위해 모든 플레인에서 각각의 회로카드 인터페이스를 위해 체크섬의 카운트를 산출하는 수단(CRC),

   각각의 플레인에서 차례대로 비트 레벨을 사용하여 체크섬의 플레인 비교를 위한 수단(1002, 1004, 1006),

   어떤 플레인의 체크섬에서 이탈이 있는 경우에 잘못된 체크섬을 지적하고 이탈을 나타내는 수단(1008, 1010, 1012)이 존재하는 것을 특징으로 하는 리던던시 시스템.
10. 디지털 스위치에 기능 엔티티를 제공하는 방법에 있어서,

    병렬로 작동하는 기능 엔티티를 적어도 3중으로 하고,

    각 플레인에서 그와 병렬인 플레인으로 각각 통과 데이터 흐름을 확산하고,

    각 플레인에서는 자체 플레인과 그와 병렬인 플레인의 데이터 흐름을 다수결된 데이터 흐름으로 만들기 위해 비트 레벨로 비교하는 단계, 플레인의 링크가 의미있는 정보와 동기성을 지니고 그 결과로서 링크상태 표시신호가 방출되는지를 표시하는 단계, 링크상태 표시신호가 오류상태를 나타내지 않는다면, 다수결 데이터 흐름이 출력 데이터 흐름으로서 방출되고, 하나 또는 그 이상의 오류상태 표시 신호가 오류상태를 나타내면, 결정된 우선 순위를 근거로하여 출력 데이터 흐름으로서 플레인들 중의 하나로부터의 데이터 흐름이 선택되는 단계를 실행하는 것을 특징으로 하는 방법.
11. 스위치 코어, 기능 엔티티, 및 코어의 양쪽에 이러한 다수의 기능 엔티티를 포함할 수 있는 스위치입력과 스위치출력 사이의 연결경로를 포함하는, 스위치입력과 스위치출력 및 스위치 장비를 가진 디지털 스위치를 위한 리던던시 구조를 제공하기 위한 방법에 있어서,

    이러한 각각의 이러한 기능 엔티티가 병렬로 작동하는 플레인을 가진 그것 자체의 리던던시 하부시스템을 얻는 방법에서, 상기 연결경로의 각각으로 적어도 다수의 기능 엔티티에 리던던시 시스템을 분배하고, 각 플레인의 장비에서 그와 병렬인 각 장비로 각각의 통과 데이터 흐름을 확산하고,

    각 플레인과 각 스위치에서, 다수결된 데이터 흐름을 만들기 위해 자체 플레인과 그와 병렬인 플레인의 데이터 흐름을 비교하는 단계, 플레인의 링크가 의미있는 정보와 동기성을 지니고 그 결과로서 각 플레인을 위해 링크상태 표시신호를 방출하는지를 표시하고 그 표시를 형성하고,

    링크상태 표시신호가 오류상태를 나타내지 않는다면, 출력 데이터 흐름으로서 다수결 데이터 흐름을 통과시키고, 하나 또는 그 이상의 오류상태 표시 신호가 오류상태를 나타내면, 결정된 우선 순위를 근거로하여 출력 데이터 흐름으로서 플레인들 중의 하나로부터의 데이터 흐름을 선택하는 것을 특징으로 하는 방법.
12. 제10항 또는 제11항에 있어서, 다수결된 데이터 흐름으로 병렬 데이터 흐름을 비교하고, 이를 벗어난 경우에 일탈 데이터를 위해 오류표시신호를 방출하는 것을 특징으로 하는 방법.
13. 제12항에 있어서, 다수결과 플레인 비교는 한 플레인으로부터의 데이터 흐름에 동시에 알려진 테스트 비트 패턴의 시퀀스가 도입되어 플레인의 데이터 흐름을 성공적으로 일시 변환함으로써 테스트되는 것을 특징으로 하는 방법.
14. 제13항에 있어서, 결정된 부분의 데이터 흐름 동안 출력 데이터 흐름에서 동안 테스트 비트 패턴을 감지하는 것을 특징으로 하는 방법.
15. 제14항에 있어서, 각 플레인을 위한 링크 상태 표시 입력 신호를 수신하고, 이들 신호를 링크 상태 표시 출력 신호로서 우선 순위 선택에 전송하며, 패턴 검출 기능을 테스트하기 위해 결정된 부분의 데이터 흐름동안 하나 또는 그 이상의 링크 상태표시 출력신호에 링크 오류표시 값을 제공하는 것을 특징으로 하는 방법.
16. 제15항에 있어서, 하나 또는 그 이상의 링크상태 표시신호의 활동을 정지시켜 우선 순위 선택을 테스트하고, 결정된 우선 순위 명령에 따라 나타날 수 있는 모든 경우를 고려하도록 다른 두 플레인으로부터 선택될 기대 플레인에서 다른 신호 패턴을 보내는 것을 특징으로 하는 방법.
17. 제10 내지 16항 중 어느 한 항에 있어서,

    자체 플레인과 플레인의 각각에서 메모리로부터 한 위치를 판독하고 그 위치를 각기 플레인의 다수결/우선 순위 선택에 노출하는 단계와, 다수결/우선 순위 선택의 결과를 자체 플레인의 메모리로 귀환하고 같은 위치에 그것을 기록하는 단계에 의해 플레인들 사이에서 메모리위치를 계속적으로 재기록/갱신하는 것을 특징으로 하는 방법.
18. 제10 내지 17항중 어느 한 항에 있어서, 회로카드의 오류위치측정을 위해, 모든 플레인에서 회로카드 인터페이스를 위해 체크섬을 카운트하는 단계, 각 플레인에서 비트 레벨로 차례대로 체크섬의 플레인 비교를 행하는 단계, 및 어떤 플레인으로부터 몇몇 체크섬이 기준에서 벗어난 경우에 이러한 일탈을 표시하고 잘못된 체크섬을 지적하는 단계를 실행하는 것을 특징으로 하는 방법.