KR100214015B1 - 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법 - Google Patents
시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법 Download PDFInfo
- Publication number
- KR100214015B1 KR100214015B1 KR1019960019680A KR19960019680A KR100214015B1 KR 100214015 B1 KR100214015 B1 KR 100214015B1 KR 1019960019680 A KR1019960019680 A KR 1019960019680A KR 19960019680 A KR19960019680 A KR 19960019680A KR 100214015 B1 KR100214015 B1 KR 100214015B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- unit
- time switch
- bit
- input
- Prior art date
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Abstract
본 발명은 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법에 관한 것으로, 시간 스위치 구조를 갖는 전전자 교환기에서 채널 데이터 라인의 비트가 정상인지를 점검하는 동작과, 에러 발생시 에러에 대한 처리가 인위적인 명령을 통해 이루어져, 통화 잡음이나 데이터 유실등의 문제가 발생하던 것을, 시간 스위치 구조를 갖는 전전자 교환기에서 채널 데이터 라인의 비트가 정상인지를 점검하는 동작을 자동으로 수행하고, 또한 이중으로 수행하며, 에러 발생시 에러에 대한 이중화 수행으로 즉각 에러를 처리하는 장치 및 방법을 제시하여 개선시켰다.
Description
제1도는 종래의 일반적인 시간 스위치 블록도.
제2도는 종래의 스위치 경로 시험 블록도.
제3도는 본 발명의 스위치 경로 시험 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 다중화 장치 11 : 송신 통화 메모리
12 : 송신 주소 제어 메모리 13 : 링크
14 : 역 다중화 장치 15 : 수신통화 메모리
16 : 수신 주소 제어 메모리 20 : 프로세서
21 : 시험 데이터 발생부 22 : 시험 데이터 독취부
31 : 자동 임의 패턴 발생부 32 : 데이터 비교부
33 : 계수부 34 : 비트 에러 점검부
35 : 알람부 36 : 이중화부
본 발명은 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법에 관한 것으로, 시간 스위치 구조를 갖는 전전자 교환기에서, 채널 데이터 라인의 비트가 정상인지 점검하는 동작을 자동으로 수행하고, 또한 이중화를 수행하여 에러발생시 이중화를 통해 에러를 처리하는 장치 및 방법에 관한 것이다.
일반적으로 종래의 시간 스위치 구조를 갖는 전전자 교환기에서 시간 스위치는 제1도에서 보는 바와 같이, 직렬 데이터를 병렬 데이터로 변환하는 다중화 장치(10), 다중화 장치(10)에서 입력된 데이터를 링크(13)로 출력하는 송신 통화 메모리(11)와, 상기 송신 통화 메모리(11)의 출력을 제어하는 송신 주소 제어 메모리(12)와, 데이터의 루프백 기능을 수행하는 링크(13)와, 링크(13)에서 입력된 데이터를 역다중화 장치(14)로 출력하는 수신 통화 메모리(15)와, 상기 수신 통화 메모리(11)의 출력을 제어하는 수신 주소 제어 메모리(16) 및, 병렬 데이터를 직렬 데이터로 변환하는 역다중화 장치(14)로 구성되며: 상기 스위치의 경로 시험 블록도는 제 2도에서 보는 바와 같이, 시험 패턴 데이터를 출력하며 시간 스위치의 채널 데이터 라인의 에러 발생 여부를 판단하고 처리하는 프로세서(20)와, 프로세서(20)에서 출력되는 시험 패턴 데이터를 다중화 장치(10)로 전송하는 시험 데이터 발생부(21) 및, 역다중화 장치(14)에서 출력되는 데이터를 프로세서(20)로 전송하는 시험 데이터 독취부(22)로 구성되어 있다.
상기 구성의 동작은 송신 통화 메모리(11) 및 수신 통화 메모리(15)에 타임 슬롯 1023에 대한 통화로가 제공되도록, 프로세서(20)가 송신 주소 제어 메모리(12)와 수신 주소 제어 메모리(16) 및 시험 데이터 발생부(21)에 시험 패턴 데이터를 라이트하면, 시험 데이터 발생부(21)에서는 프로세서(20)에서 라이트한 시험 패턴 데이터를 다중화 장치(10)에 입력하며, 다중화 장치(10)에서는 직렬로 입력되는 데이터를 8비트의 병렬 데이터로 변환한 후 송신 통화 메모리(11)로 출력하고, 송신 주소 제어 메모리(12)에서는 제어 신호를 송신 통화 메모리(11)로 전송하며, 송신 통화 메모리(11)에서 다중화 장치(10)에서 입력된 데이터를 송신 주소 제어 메모리(12)의 제어 신호에 의해 링크(13)로 출력하면, 링크(13)에서는 입력된 데이터를 루프 백 시켜 수신 통화 메모리(15)에 입력하고, 수신 주소 제어 메모리(16)에서는 제어신호를 수신 통화 메모리(15)로 전송하며, 수신 통화 메모리(15)에서는 링크(13)에서 입력된 데이터를 수신 제어 메모리의 제어신호에 의해 역다중화 장치(14)로 출력하고, 역다중화 장치(14)에서는 입력된 8비트 병렬 데이터를 직렬 데이터로 만들어 시험 데이터 독취부(22)로 입력하고, 시험 데이터 독취부(22)에서 입력된 데이터를 프로세서(20)로 출력하면, 프로세서(20)에서는 시험 데이터 발생부(21)에 라이트한 데이터와 시험 데이터 독취부(22)에서 입력된 데이터를 비교하여, 시간 스위치의 채널 데이터 라인의 에러 발생 여부를 판단한다.
상기에서 시험 데이터 발생부(21)에 라이트한 데이터와 시험 데이터 독취부(22)에서 입력된 데이터가 같으면 에러가 없는 상태이고, 시험 데이터 발생부(21)에 라이트한 데이터와 시험 데이터 독취부(22)에서 입력된 데이터가 다르면 에러가 발생한 상태이다.
위의 설명에서 상기 타임 슬롯 1023은 프로세서(20)가 시간 스위치의 채널 데이터 라인의 비트 에러 발생 여부에 대한 시험을 수행하기 위한 전전자 교환기의 서브하이웨이 31의 채널 31에 해당하는 타임 슬롯이다.
종래 사용하던 시간 스위치 구조를 갖는 전전자 교환기에서 시간 스위치의 채널 데이터 라인의 비트 에러 점검 장치 및 방법은, 상기와 같이 구성된 장치에서 프로세서가 에러를 점검하기 위한 시험 동작을 수행하도록 프로세서에 인위적으로 시험 명령을 주면, 주어진 시험 명형에 의해 프로세서에서 에러 점검 동작을 수행하는 방식을 사용하였으며, 상기와 같은 동작이 인위적인 명령을 통해 이루어지고, 에러가 발생하더라도 단지 상태만 디스플레이하고, 차후에 인위적으로 에러에 대한 처리를 함으로 인하여, 에러 발생시 통화 잡음이나 데이터 유실등의 문제를 야기시켰다.
본 발명은 상기와 같은 문제를 해결 하고자 하는 것으로, 시간 스위치 구조를 갖는 전전자 교환기에서 채널 데이터 라인의 비트가 정상인지를 점검하는 동작을 자동으로 수행하고 또한 이중으로 수행하며, 에러 발생시 이중화를 통해 에러를 처리하는 장치 및 방법을 제시함을 특징으로 한다.
이하 도면을 참조하여 상세히 설명하면 아래와 같다.
제3도는 본 발명의 스위치 경로 시험 블록도로, 전전자 교화기의 서브 하이웨이 31의 채널 30을 이용하여 125㎲마다 8비트 직렬 자동 시험 패턴 데이터를 자동으로 발생하는 자동 임의 패턴 발생부(31)와, 프로세서(20)에서 출력되는 시험 패턴 다중화 장치(10)로 전송하는 시험 데이터 발생부(21)와, 시험 데이터 발생부(21)에서 입력되는 데이터와 역다중화 장치(14)에서 입력되는 데이터를 비교하는 데이터 비교부(32)와, 역다중화 장치(14)에서 입력되는 데이터를 프로세서(20)로 전송하는 시험 데이터 독취부(22)와, 시험 패턴 데이터를 출력하며 시간 스위치의 채널 데이터 라인의 에러 발생 여부를 판단하고 처리하는 프로세서(20)와, 데이터 비교부(32)의 결과에 따라 계수를 카운팅하는 계수부(33)와, 계수부(33)에서 출력되는 값에 따라 시간 스위치의 채널 데이터 라인의 에러 발생 여부를 판단하는 비트 에러 점검부(34)와, 시간 스위치의 채널 데이터 라인에 에러가 발생하면 비트 에러 경보를 발생하는 알람부(35) 및, 시간 스위치의 채널 데이터 라인에 에러가 발생하면 이중화 절체를 수행하는 이중화부(36)로 구성되어 있다.
이하 상기와 같은 구성의 본 발명의 동작을 제1도의 시간 스위치와 관련하여 상세히 설명한다.
상기 구성에서 시간 스위치의 채널 데이터 라인의 에러 발생 여부 점검을 수행하는 모드는, 자동으로 수행하는 모드와 프로세서로부터 시험 명령을 받아 동작하는 모드의 2가지가 있는데, 먼저 자동으로 수행하는 모드를 설명한다.
상기 자동으로 에러 발생여부를 점검하는 모드는 종래 기술과 달리 타임슬롯 1022에 해당하는 전전자 교환기의 서브하이웨이 31의 채널 30을 이용한다. 송신 통화 메모리(11) 및 수신 통화 메모리(15)에 타임슬롯 1022에 대한 통화로가 제공되도록, 프로세서(20)가 송신 주소 제어 메모리(12) 및 수신 주소 제어 메모리(16)에 시험 패턴 데이터를 라이트하고, 비트 에러 점검부(34)에 최대 비트 에러 점검값을 라이트하면, 자동 임의 패턴 발생부(31)에서 자동 시험 임의 데이터를 발생시켜 시험 데이터 발생부(21)에 입력하며, 시험 데이터 발생부(21)에서는 입력된 데이터를 데이터 비교부(32)와 시간 스위치의 다중화 장치(10)에 입력하고, 다중화 장치(10)에서는 시험 데이터 발생부(21)에서 입력되는 직렬 데이터를 8비트의 병렬 데이터로 변환하여 송신 통화 메모리(11)에 입력하며, 송신 주소 제어 메모리(12)에서 제어 신호를 송신 통화 메모리(11)로 입력하면, 송신 통화 메모리(11)에서는 다중화 장치(10)에서 입력된 데이터를 송신 주소 제어 메모리(12)의 제어 신호에 의해 링크(13)로 출력하며, 링크(13)에서 송신 통화 메모리(11)에서 입력된 데이터를 루프 백 시켜 수신 통화 메모리(15)에 입력하고, 수신 주소 제어 메모리(16)에서 제어 신호를 수신 통화 메모리(15)로 입력하면, 수신 통화 메모리(15)에서는 링크(13)에서 입력된 데이터를 수신 제어 메모리의 제어 신호에 의해 역다중화 장치(14)로 입력하며, 역다중화 장치(14)에서는 수신 통화 메모리(15)에서 입력된 8비트 병렬 데이터를 직렬 데이터로 만들어 데이터 비교부(32)로 입력하고, 데이터 비교부(32)에서 시험 데이터 발생부(21)에서 입력된 데이터와 역다중화 장치(14)에서 입력된 데이터를 비교하여 그 결과를 계수부(33)로 전송하면, 계수부(33)에서는 상기 비교부에서 전송된 비교 결과가 같으면 카운트 하지 않고, 같지 않으면 카운트 업하여 비트 에러 점검부(34)에 입력하며, 비트 에러 점검부(34)에서는 계수부(33)에서 입력된 데이터와 프로세서(20)에서 이미 입력된 데이터를 비교하여, 계수부(33)에서 입력된 데이터 값이 더 크면, 시간 스위치의 데이터 라인에 비트 에러가 있는 것으로 판단하여, 알람부(35)와 이중화부(36)로 비트 에러 경보를 발생시키고, 알람부(35)에서는 비트 에러 점검부(34)의 비트 에러 경보에 의해 프로세서로 경보 신호를 발생시켜 상태를 디스플레이하며, 이중화부(36)에서는 에러에 대한 이중화 절체를 수행하여 발생한 에러를 즉각 처리하고, 이중화 절체를 통한 에러 처리후에는 계수부(33)를 다시 리셋한다.
상기에서 계수부(33)에서 입력된 데이터 값이 프로세서(20)에서 입력된 최대 비트 에러 점검치보다 작으면 1시간 동안 점검했는지를 판단하여, 1시간이 안되었다면 자동 비트 점검을 계속 수행하고, 1시간이 지났으면 계수부(33)를 리셋하며, 1시간은 계수부(33)가 일정시간에 대한 비트 에러 점검 하도록 하기 위하여 주어진 시간이다.
상기와 같이 계수부(33)가 리셋되면 자동 비트 에러 점검이 다시 수행된다.
다음으로 프로세서로부터 시험 명형을 받아 시간 스위치의 채널 데이터 라인의 에러 발생 여부 점검을 동작하는 모드를 설명한다.
상기 프로세서로부터 시험명령을 받아 동작하는 모드는 종래 기술과 동일하게 타임슬롯 1023에 해당하는 전전자 교환기의 서브 하이웨이 31의 채널 31을 이용한다. 프로세서(20)에서 시험 데이터를 발생하여 시험 데이터 발생부(21)로 입력하면, 시험 데이터 발생부(21)에서는 입력된 데이터를 시간 스위치의 다중화 장치(10)로 입력하고, 다중화 장치(10)에서 시험 데이터 발생부(21)에서 입력된 직렬 데이터를 병렬 데이터로 바꾸어 송신 통화 메모리(11)로 입력하며, 송신 주소 제어 메모리(12)에서 제어 신호를 송신 통화 메모리(11)로 전송하면, 송신 통화 메모리(11)에서는 다중화 장치(10)에서 입력된 데이터를 송신 주소 제어 메모리(12)의 제어 신호에 의해 링크(13)로 입력하고, 링크(13)에서 송신 통화 메모리(11)에서 입력된 데이터를 루프 백 시켜 수신 통화 메모리(15)에 입력하며, 수신 주소 제어 메모리(16)에서 제어 신호를 수신 통화 메모리(15)로 입력하면, 수신통화 메모리(15)에서는 링크(13)에서 입력된 데이터를 수신 제어 메모리의 제어 신호에 의해 역다중화 장치(14)로 입력하고, 역다중화 장치(14)에서는 입력된 8비트 병렬 데이터를 직렬 데이터로 만들어 시험 데이터 독취부(22)로 입력하며, 시험 데이터 독취부(22)에서 입력된 데이터를 프로세서(20)로 출력하면, 프로세서(20)에서는 시험 데이터 발생부(21)에 라이트한 데이터와 시험 데이터 독취부(22)에서 입력된 데이터를 비교하여, 시간 스위치의 채널 데이터 라인의 에러 발생 여부를 판단하고 처리한다.
상기와 같이 시간 스위치의 채널 데이터 라인의 에러 발생 여부 점검을 시험 명령을 받아 동작하는 모드의 동작은, 종래 시간 스위치의 채널 데이터 라인의 에러 발생 여부 점검을 위하여 이루어지던 동작과 동일하게 이루어진다.
본 발명은 상기와 같은 구성과 동작을 통하여, 시간 스위치의 채널 데이터 라인의 에러 발생 여부 점검을 자동으로 수행하고, 또한 에러 발생여부 점검의 이중화가 가능하게 하며, 에러 발생시 에러 처리에 대한 이중화가 가능하게 하여, 에러의 조기 발견과 즉각적인 조치를 통해 통화 잡음이나 데이터 유실등의 문제를 개선하였다.
Claims (4)
- 임의의 시험 패턴 데이터를 자동으로 발생하는 자동 임의 패턴 발생부(31)와, 상기 자동 임의 패턴 발생부(31)로부터 입력된 시험 패턴 데이터를 출력하며, 시간 스위치의 채널데이터 라인의 에러 발생여부를 판단하고 처리하는 프로세서(20)와, 상기 프로세서(20)에서 출력되는 시험 패턴 데이터를 다중화 장치로 전송하는 시험 데이터 발생부(21)와, 상기 시험 데이터 발생부(21)에서 입력되는 데이터와 역다중화 장치(14)에서 입력되는 데이터를 비교하는 데이터 비교부(32)와, 상기 역다중화 장치에서 입력되는 데이터를 상기 프로세서(20)로 전송하는 시험 데이터 독취부(22)와, 상기 데이터 비교부(32)의 결과에 따라 계수를 카운팅하는 계수부(33)와, 상기 계수부(33)에서 출력되는 값에 따라 시간 스위치의 채널 데이터 라인의 에러 발생여부를 판단하는 에러 점검부(34)와, 상기 시간 스위치의 채널 데이터 라인에 에러가 발생하면 비트 에러경보를 발생하는 알람부(35) 및 상기 시간 스위치의 채널 데이터 라인에 에러가 발생하면, 이중화 절체를 수행하는 이중화부(36)를 구비하는 것을 특징으로 하는 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치.
- 자동 임의 패턴 발생부(31)에서 자동 시험 임의 데이터를 발생하여, 시험 데이터 발생부(21)로 출력하고, 시험 데이터 발생부(21)에서 상기 입력된 데이터를 데이터 비교부(32)와 시간 스위치의 다중화 장치(10)에 입력하며, 다중화 장치(10)에서는 상기 입력된 직렬데이터를 8비트의 병렬 데이터로 변환한 후, 송신 통화 메모리(11)로 출력하고, 송신 주소 제어 메모리(12)에서 제어 신호를 상기 송신 통화 메모리(11)로 전송하면, 송신 통화 메모리(11)에서는 다중화 장치(10)에서 입력된 데이터를 송신 주소 제어 메모리(12)의 제어 신호에 의해 링크(13)로 출력하고, 링크(13)에서는 송신 통화 메모리(11)에서 입력된 데이터를 루프 백하여 수신 통화 메모리(15)에 입력하며, 수신 주소 제어 메모리(16)에서 제어 신호를 수신 통화 메모리(15)로 전송하면, 수신 통화 메모리(15)에서는 링크(13)에서 입력된 데이터를 수신 주소 제어 메모리(16)의 제어 신호에 의해 역다중화 장치(14)로 출력하고, 역다중화 장치(14)에서는 입력된 8비트 병렬 데이터를 직렬로 변환하여 데이터 비교부(32)로 출력하며, 데이터 비교부(32)에서 시험 데이터 발생부(21)에서 입력된 데이터와 역다중화 장치(14)에서 입력된 데이터를 비교하여 그 결과를 계수부(33)로 전송하면, 계수부(33)에서는 비교부(14)에서 전송된 결과에 의해 계수를 카운트하여 비트 에러 점검부(34)로 그 결과를 출력하며, 비트 에러 점검부(34)에서는 계수부(33)에서 입력된 데이터와 프로세서(20)에서 입력된 데이터를 비교하여 그 결과로 알람부(35)와 이중화부(36)를 제어하고, 비트 에러 점검부(34)의 결과에 에러가 발생하면, 알람부(35)에서는 비트 에러 점검부(34)의 비트 에러 경보에 의해 프로세서(20)로 경보 신호를 발생시켜 상태를 디스플레이하며, 이중화부(36)에서는 에러에 대한 이중화 절체를 수행하여 발생한 에러를 즉각 처리하여 자동으로 비트 에러 점검을 수행함을 특징으로 하는 시간스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 방법.
- 제 2항에 있어서, 상기 계수부(33)에서 비교부(32)에서 전송된 결과에 의해 계수를 카운트함에 있어 상기 전송된 결과가 시험 데이터 발생부(21)에서 입력된 데이터와 역다중화 장치(14)에서 입력된 데이터가 동일한 것으로 나타나면, 카운트하지 않고, 동일하지 않은 것으로 나타나면 카운트업하여 비트 에러 점검부(34)에 입력함을 특징으로 하는 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 방법
- 제 2항에 있어서, 상기 비트 에러 점검부(34)에서 알람부(35)와 이중화부(36)를 제어함에 있어 계수부(33)에서 입력된 데이터 값이 프로세서(20)에서 입력된 데이터값보다도 더 클 때는, 시간 스위치의 데이터 라인에 비트 에러가 있는 것으로 판단하여, 비트 에러 경보를 발생시켜 알람부(35)와 이중화부(36)로 출력하고, 계수부(33)에서 입력된 데이터 값이 프로세서(20)에서 입력된 데이터 값보다 작을 때는, 1시간 동안 점검했는지를 판단하여, 1시간이 안되었다면 자동 비트 점검을 계속 수행하고, 1시간이 지났으면 계수부(33)를 리셋함을 특징으로 하는 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960019680A KR100214015B1 (ko) | 1996-06-03 | 1996-06-03 | 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960019680A KR100214015B1 (ko) | 1996-06-03 | 1996-06-03 | 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980007163A KR980007163A (ko) | 1998-03-30 |
| KR100214015B1 true KR100214015B1 (ko) | 1999-08-02 |
Family
ID=19460707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960019680A KR100214015B1 (ko) | 1996-06-03 | 1996-06-03 | 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100214015B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408077B1 (ko) * | 2001-06-20 | 2003-12-03 | 주영정보통신 주식회사 | 내장형 시험 패턴 장치를 구비한 티-3급 채널 서비스 유니트 |
-
1996
- 1996-06-03 KR KR1019960019680A patent/KR100214015B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980007163A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930008709B1 (ko) | 디지탈 전송 라인 루프 형성 방법 및 장치 | |
| JPS59501086A (ja) | 分布制御システムの通信構成 | |
| KR930009857B1 (ko) | 송신 및 수신 경로를 상호 접속하는 채널 장치 | |
| US4881229A (en) | Test circuit arrangement for a communication network and test method using same | |
| KR100214015B1 (ko) | 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법 | |
| US4592044A (en) | Apparatus and method for checking time slot integrity of a switching system | |
| CA1121894A (en) | Digital trunk supervisory decoder multiplexor for ground start or e&m signalling on a common t1 span | |
| GB2158326A (en) | Testing arrangements of a digital switching systems | |
| US4001509A (en) | Remote office message metering system | |
| JPS63108828A (ja) | デイジタル回線の監視方法 | |
| JP3026875B2 (ja) | 伝送装置のａｐｓ試験装置 | |
| KR20000032945A (ko) | 라인 절체 장치 | |
| KR19980061833A (ko) | 전전자 교환기의 스탠바이 프로세서의 자기진단 방법 | |
| JP2979751B2 (ja) | Ｐｃｍ多重通話ハイウェイの診断方式 | |
| KR100286224B1 (ko) | 전전자 교환기의 스위치 네트워크 비트에러 검출장치 | |
| JP2746144B2 (ja) | 選択系監視システム | |
| JP3181485B2 (ja) | 通信装置の監視システム | |
| JPH04170236A (ja) | 通信装置におけるデータ送信異常検出装置 | |
| KR0157384B1 (ko) | Isdn망 일차군 속도가입자 정합장치 | |
| KR100264858B1 (ko) | 데이터전송시스템의구간에러체크방법 | |
| KR100285550B1 (ko) | 아이에스디엔 비알아이 전송로에서의 호 셋업 장치 및 방법 | |
| JPS6240897B2 (ko) | ||
| JPH06224876A (ja) | 通信経路監視回路 | |
| JPH03101463A (ja) | 通話路試験方式 | |
| JPH0646105A (ja) | デジタル信号の擾乱付加装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070514 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |