KR100286224B1 - 전전자 교환기의 스위치 네트워크 비트에러 검출장치 - Google Patents
전전자 교환기의 스위치 네트워크 비트에러 검출장치 Download PDFInfo
- Publication number
- KR100286224B1 KR100286224B1 KR1019970008994A KR19970008994A KR100286224B1 KR 100286224 B1 KR100286224 B1 KR 100286224B1 KR 1019970008994 A KR1019970008994 A KR 1019970008994A KR 19970008994 A KR19970008994 A KR 19970008994A KR 100286224 B1 KR100286224 B1 KR 100286224B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- bit error
- unit
- switch
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 14
- 239000013256 coordination polymer Substances 0.000 claims abstract description 4
- 238000001514 detection method Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 2
- 239000000284 extract Substances 0.000 claims 1
- 238000004891 communication Methods 0.000 abstract description 3
- 238000012360 testing method Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
전전자 교환기
2. 발명이 해결하려고 하는 기술적 과제
종래 스위치 네트워크 비트에러 검출방법에서 어떤 데이터 비트에 오류가 발생했는지를 디스플레이할 수 없다는 문제점과, 비트 에러 측정을 위해서는 별도의 테스트용 지그(Jig)를 만들어야 하는 불편함을 해결하고자 한 것임.
3. 발명의 해결방법의 요지
스위치 네트워크상의 비트에러 검출을 위한 클럭과 프레임 펄스를 출력하고 스위치 네트워크의 경로를 순환환 송신 데이터를 루프 백 시키는 타임 스위치부(70)와; 상기 타임 스위치부(70)에서 출력된 클럭(CP) 및 프레임 펄스(FP)를 수신하여 비트에러 검출부(80)에 제공해주는 클럭 수신부(40)와; 상기 타임 스위치부(70)에서 스위칭된 송신 데이터를 수신하는 데이터 수신부(50)와; 상기 타임 스위치부(70)로부터 얻어지는 클럭과 프레임 펄스 및 데이터 생성 모드 조정용 딥 스위치(20)의 조작에 따라 비트에러 검출을 위한 데이터를 생성하여 데이터 송신부(60)로 전달해주고, 상기 데이터 수신부(50)로부터 수신된 데이터와 상기 송신한 데이터를 비교하여 비트에러를 검출하고 그 검출한 비트에러를 디스플레이해주는 비트에러 검출부(80)로 이루어짐을 특징으로 한 것이다.
4. 발명의 중요한 용도
스위치 네트워크를 구비한 전전자 교환기의 비트에러 검출에 적용되는 것임.
Description
일반적으로, 전전자교환기는 반도체나 페라이트와 같은 전자 소자를 이용하여 제어망을 구성하는 교환기를 말하며, 특히 전자형 통화로스위치를 사용한 교환기를 전전자교환기라 부른다.
이러한 전전자 교환기를 이루는 구성중 일부인 스위칭 네트워크의 통화로 상태를 점검하는 장치 및 방법은 상당히 많이 알려 졌으며, 그 중 가장 보편적으로 이용되는 종래 스위치 네트워크 통화로 상태 점검방법은 다음과 같다.
스위치 네트워크상의 통화로 상태를 점검하기 위해 자체적으로 랜덤 데이터를 발생하고 여기에 프레임 정보를 실어보낸 후, 루프 백 되는 데이터를 받아들이고, 그 받아들인 데이터로부터 프레임 정보를 추출한후 이전에 전송한 데이터인지를 먼저 확인한다. 이후 이전에 전송한 데이터이면 이전 데이터와 루프 백된 데이터를 비교하여 전체 데이터중 몇 개의 데이터가 에러인지 확인하여 그 비트 에러수를 표시하여 주거나 전체 보낸 데이터 개수중 몇 개가 오류인지를 비율로 디스플레이해준다.
따라서 상기와 같은 방식의 스위치 네트워크 비트에러 검출방법은 어떤 비트의 데이터에 오류가 발생했는지를 디스플레이할 수 없다는 문제가 있었다.
또한, 상기와 같은 스위치 네트워크 비트에러 검출장비는 매우 고가의 장비여서 사용자에게 부담을 주며, 더욱이 비트 에러 측정을 위해서는 별도의 테스트용 지그(Jig)를 만들어야 하는 단점도 있었다.
그리고 멀리 떨어진 여러곳에 위치한 교환기의 시험을 위해서는 상기와 같은 스위치 네트워크 비트에러 검출장비를 해당 교환기 위치로 이동시켜야 하는데, 이장비의 무게가 상당히 무거워 운반에 불편함이 따르는 문제점도 있었다.
따라서 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위해서 제안된 것으로서, 본 발명의 목적은 전전자 교환기기내의 시간 스위치 장치 백보드에 연결되고 특정 채널의 스위칭 데이터를 비교하여 비트 에러를 검출 함으로써 손쉽고도 빠르게 스위치 네트워크 통화로 채널의 이상유무를 판별하도록 한 전전자 교환기의 스위치 네트워크 비트에러 검츨장치를 제공하는데 있다.
이러한 본 발명의 목적을 달성하기 위한 기술적인 수단은, 스위치 네트워크상의 비트에러 검출을 위한 클럭과 프레임 펄스를 출력하고 스위치 네트워크의 경로를 순환한 송신 데이터를 루프 백 시키는 타임 스위치부와; 상기 타임 스위치부에서 얻어지는 클럭과 프레임 펄스를 수신하여 비트에러 검출부에 제공해주는 클럭 수신부와; 상기 타임 스위치부에서 스위칭된 송신 데이터를 수신하는 데이터 수신부와; 상기 타임 스위치부로부터 얻어지는 클럭과 프레임 펄스 및 데이터 생성 모드 조정용 딥 스위치의 조작에 따라 비트에러 검출을 위한 데이터를 생성하여 데이터 송신부로 전달해주고, 상기 데이터 수신부로부터 수신된 데이터와 상기 송신한 데이터를 비교하여 비트에러를 검출하고 그 검출한 비트에러를 디스플레이해주는 비트에러 검출부로 이루어진다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제1도는 본 발명에 의한 전전자 교환기의 스위치 네트워크 비트에러 검출장치 블록 구성도.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 프레임 조정 딥 스위치 20 : 데이타 생성모드 딥 스위치
30 : 표시모드 딥 스위치 40 : 클럭 수신부
50 : 데이터 수신부 60 : 데이터 송신부
70 : 타임 스위치부 80 : 비트에러 검출부
도1은 본 발명에 의한 전전자 교환기의 스위치 네트워크 비트에러 검출장치 블록 구성도이다.
이에 도시한 바와같이, 스위치 네트워크상의 비트에러 검출을 위한 클럭과 프레임 펄스를 출력하고 스위치 네트워크의 경로를 순환한 송신 데이터를 루프 백시키는 타임 스위치부(70)와; 상기 타임 스위치부(70)에서 출력된 클럭(CP) 및 프레임 펄스(FP)를 수신하여 비트에러 검출부(80)에 제공해주는 클럭 수신부(40)와; 상기 타임 스위치부(70)에서 스위칭된 송신 데이터를 수신하는 데이터 수신부(50)와; 상기 타임 스위치부(70)로부터 얻어지는 클럭과 프레임 펄스 및 데이터 생성모드 조정용 딥 스위치(20)의 조작에 따라 비트에러 검출을 위한 데이터를 생성하여 데이터 송신부(60)로 전달해주고, 상기 데이터 수신부(50)로부터 수신된 데이터와 상기 송신한 데이터를 비교하여 비트에러를 검출하고 그 검출한 비트에러를 디스플레이해주는 비트에러 검출부(80)로 구성된다.
도면중 미설명 부호 10은 프레임 지연 조정용 딥 스위치, 30은 디스플레이 모드 조정용 딥 스위치를 각각 나타낸 것이다.
상기에서 비트에러 검출부(80)는 상기 데이터 생성모드 딥 스위치(20)의 데이터 생성 모드 조정에 따라 상기 클럭 수신부(40)에서 얻어지는 클럭 및 프레임 펄스로 랜덤 또는 시퀀스 데이터를 생성하는 데이터 생성부(81)와, 상기 프레임 조정 딥 스위치(10)의 프레임 지연 조정에 따라 상기 데이터 생성부(81)에서 생성된 데이터 프레임의 지연을 조정하는 프레임 지연 조정부(82)와, 상기 프레임 지연 조정부(82)에서 지연된 데이터와 상기 데이터 수신부(50)에서 수신한 송신 데이터를 비교하여 비트에러를 추출하는 데이터 비교부(83)와, 상기 표시모드 딥 스위치(30)의 표시 모드 조정에 따라 상기 데이터 비교부(83)에서 얻어지는 비트 에러 결과치를 디스플레이해주는 표시부(84)로 구성된다.
이와 같이 구성된 본 발명에 의한 전전자 교환기의 스위치 네트워크 비트에러 검출장치의 작용을 설명하면 다음과 같다.
먼저, 본 발명에 의한 스위치 네트워크 비트에러 검출장치는 타임 스위치부(70)의 서브하이웨이(Subhighway) 케이블이 실장되는 커넥터에 케이블로 접속되며, 이와 같이 비트에러 검출장치가 상기한 커넥터에 케이블로 접속되면, 타임 스위치부(70)는 스위치 네트워크의 비트 에러를 검출하기 위한 클럭(CP)과 프레임 펄스(FP)를 생성하여 상기 접속된 케이블을 통해 클럭 수신부(40)로 제공해준다.
그러면 클럭 수신부(40)는 그 제공되는 클럭과 프레임 펄스를 비트에러 검출 데이터를 생성하는 데이터 생성부(81)에 전달해주게 되며, 이에 따라 데이터 생성부(81)는 데이터 생성모드 딥 스위치(20)의 데이터 생성모드 조정에 따라 랜덤 또는 시퀀스 데이터를 생성하여 데이터 송신부(60) 및 프레임 지연 조정부(82)에 각각 전달해준다. 다시 말해, 상기한 데이터 생성모드 딥 스위치(20)가 온(ON)이면 데이터 생성부(60)는 랜덤 데이터를 생성하게 되고, 데이터 생성모드 딥 스위치(20)가 오프(OFF)이면 시퀀스 데이터를 생성하게 된다.
데이터 송신부(60)는 상기와 같은 방법에 의해 생성되는 데이터(랜덤 데이터 또는 시퀀스 데이터)를 송신 데이터(TxD)로 상기 타임 스위치부(70)로 전송해주게 되며, 타임 스위치부(70)는 그 송신 데이터를 테스트하고자 하는 스위치 네트워크로 스위칭해 전달해주게 된다.
이렇게 스위치 네트워크로 송신된 데이터는 스위치 네트워크의 열려진 경로(Path)에 따라 전송되며, 타임 스위치부(70)에 의해 스위칭(루프 백)되어 수신 데이터(RxD)로 데이터 수신부(50)에 수신된다. 이렇게 데이터 수신부(50)에 수신된 데이터는 비트에러를 검출하기 위해 데이터 비교부(83)로 전달된다.
한편, 프레임 지연 조정부(82)는 프레임 지연 조정용 딥 스위치(10)의 프레임 지연 조정에 따라 상기 데이터 생성부(81)에서 얻어지는 데이터의 프레임을 지연 조정하여 데이터 비교부(83)에 전달해준다.
여기서 프레임 지연 조저용 딥 스위치(10)는 3개의 딥 스위치로 구성되며, 테스트 하고자하는 스위치 네트워크의 프레임수를 조정하게 되는데, 그 조정값은 3개의 딥 스위치의 온/오프 값을 논리 조합한 8개의 신호값이 된다.
예로써, 3개의 딥 스위치를 모두 온(ON)하면 "0"프레임을 나타내며, 이것은 지그 자체 테스트 기능이 되고, 3개의 딥 스위치를 모두 오프(OFF)하면 최대치인 "7"프레임을 나타내 해당 기능을 수행토록 한다. 따라서 3개의 딥 스위치의 조작값을 논리하는 로직을 변경하면 프레임수를 늘리거나 줄일 수 있게 되는 것이다.
다음으로 데이터 비교부(83)는 데이터 수신부(50)에서 수신된 송신 데이터와 프레임 지연 조정부(82)에서 프레임 지연이 조정된 데이터를 비교하여 8비트의 데이터중 하나라도 일치하지 않은 데이터가 발생하면 일종의 클럭 형태의 비트에러 검출값을 표시부(84)로 전달해준다.
그러면 표시부(84)는 디스플레이 모드 조정용인 표시모드 딥 스위치(30)의 디스플레이 모드 조정에 따라 비트에러를 표시해주게 된다. 여기서 비트에러의 표시 방법은 상기 디스플레이 모드 조정용 딥 스위치(30)가 온(ON)이면 카운트 모드의 디스플레이 모드로 전환되어 비트에러 수를 증가시키는 방법으로 비트에러를 표시해주며, 상기 디스플레이 모드 조정용 딥 스위치(30)가 오프(OFF)이면 첫 번째 발생하는 비트 에러를 표시해주는 방법으로 비트에러를 디스플레이 해주게 되는 것이다.
이러한 방법으로 스위치 네트워크의 비트 에러를 표시해주면 비트에러의 발생 유무는 물론 어떤 비트에 에러가 발생 했는지도 용이하게 인지할 수 있게 되는 것이다.
이상에서 상세히 설명한 바와 같이 본 발명은 스위치 네트워크상의 비트 에러의 표시시 에러가 발생한 데이터를 직접 디스플레이 함으로써 개발 단계 또는 시스템 레벨 시험 단계에서 교환기의 스위치 네트워크를 점검함에 있어 어떤 데이터 비트가 오름인지를 바로 확인할 수 있어 종래의 장비에 비해 보다 빠른 시간에 오류를 찾아낼 수 있는 효과가 있다.
또한 다른 장비의 보조 없이 본 비트에러 검출장치만으로도 간단히 타임 스위치 장치의 서브하이웨이 케이블만 제거한 상태에서 커넥터에 케이블만 연결하면 스위치 네트워크의 비트에러를 검출할 수 있으므로 원거리에 위치한 사이트(Site)에서의 스위치 네트워크 테스트가 용이해지는 효과도 있다.
본 발명은 전전자 교환기기내의 시간 스위치 장치 백보드에 연결되고 특정채널의 스위칭 데이터를 비교하여 비트 에러를 검출 함으로써 손쉽고도 빠르게 스위치 네트워크 통화로 채널의 이상유무를 판별하도록 전전자 교환기의 스위치 네트워크 비트에러 검출장치를 제공하고자 한 것이다.
Claims (3)
- 전전자 교환기의 스위치 네트워크상의 비트 에러를 검출하는 장치에 있어서, 스위치 네트워크상의 비트에러 검출을 위한 클럭과 프레임 펄스를 출력하고 스위치 네트워크의 경로를 순환한 송신 데이터를 루프 백 시키는 타임 스위치부(70)와; 상기 타임 스위치부(70)에서 출력된 클럭(CP) 및 프레임 펄스(FP)를 수신하여 비트에러 검출부(80)에 제공해주는 클럭 수신부(40)와; 상기 타임 스위치부(70)에서 스위칭된 송신 데이터를 수신하는 데이터 수신부(50)와; 상기 타임 스위치부(70)로부터 얻어지는 클럭과 프레임 펄스 및 데이터 생성모드 조정용 딥 스위치(20)의 조작에 따라 비트에러 검출을 위한 데이터를 생성하여 데이터 송신부(60)로 전달해주고, 상기 데이터 수신부(50)로부터 수신된 데이터와 상기 송신한 데이터를 비교하여 비트에러를 검출하고 그 검출한 비트에러를 디스플레이해주는 비트에러 검출부(80)로 구성된 것을 특징으로 하는 전전자 교환기의 스위치 네트워크 비트에러 검출장치.
- 청구항1에 있어서, 프레임 지연 조정을 위한 프레임 조정 딥 스위치(10)와, 표시모드 조정용 표시모드 딥 스위치(30)를 더 포함하여 구성된 것을 특징으로 하는 전전자 교환기의 스위치 네트워크 비트에러 검출장치.
- 청구항1 또는 청구항2에 있어서, 상기 비트에러 검출부(80)는 상기 데이터 생성모드 딥 스위치(20)의 데이터 생성 모드 조정에 따라 상기 클럭 수신부(40)에서 얻어지는 클럭 및 프레임 펄스로 랜덤 또는 시퀀스 데이터를 생성하는 데이터 생성부(81)와, 상기 프레임 조정 딥 스위치(10)의 프레임 지연 조정에 따라 상기 데이터 생성부(81)에서 생성된 데이터 프레임의 지연을 조정하는 프레임 지연 조정부(82)와, 상기 프레임 지연 조정부(82)에서 지연된 데이터와 상기 데이터 수신부(50)에서 수신한 송신 데이터를 비교하여 비트에러를 추출하는 데이터 비교부(83)와, 상기 표시모드 딥 스위치(30)의 표시 모드 조정에 따라 상기 데이터 비교부(83)에서 얻어지는 비트에러 검출 결과치를 디스플레이해주는 표시부(84)로 구성된 것을 특징으로 하는 전전자 교환기의 스위치 네트워크 비트에러 검출장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970008994A KR100286224B1 (ko) | 1997-03-17 | 1997-03-17 | 전전자 교환기의 스위치 네트워크 비트에러 검출장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970008994A KR100286224B1 (ko) | 1997-03-17 | 1997-03-17 | 전전자 교환기의 스위치 네트워크 비트에러 검출장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980073625A KR19980073625A (ko) | 1998-11-05 |
| KR100286224B1 true KR100286224B1 (ko) | 2001-04-16 |
Family
ID=37514671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970008994A Expired - Fee Related KR100286224B1 (ko) | 1997-03-17 | 1997-03-17 | 전전자 교환기의 스위치 네트워크 비트에러 검출장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100286224B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010082899A (ko) * | 2000-02-22 | 2001-08-31 | 박종섭 | 통신 시스템에서의 중계선과 신호장비간의 연결 경로시험방법 |
-
1997
- 1997-03-17 KR KR1019970008994A patent/KR100286224B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980073625A (ko) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5726991A (en) | Integral bit error rate test system for serial data communication links | |
| WO1995015630A1 (en) | Network interface unit remote test pattern generation | |
| JP3357397B2 (ja) | ビットエラー率の測定の間のスリップ検出 | |
| JPH036156A (ja) | データ伝送路障害検知回路 | |
| US5163051A (en) | Paired bit error rate tester | |
| KR100286224B1 (ko) | 전전자 교환기의 스위치 네트워크 비트에러 검출장치 | |
| US4796278A (en) | Repeater for digital communication system | |
| US20020118412A1 (en) | Network device including detection of link status employing auto-negotiation | |
| JP2023055034A (ja) | 誤り検出装置および誤り検出方法 | |
| US4858223A (en) | Security arrangement for a telecommunications exchange system | |
| KR100408077B1 (ko) | 내장형 시험 패턴 장치를 구비한 티-3급 채널 서비스 유니트 | |
| JPS63108828A (ja) | デイジタル回線の監視方法 | |
| KR100214015B1 (ko) | 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법 | |
| KR100260300B1 (ko) | 디지탈데이터전송확인장치 | |
| KR0171761B1 (ko) | 소용량 전전자교환기에 있어서 시험기능이 구비된 스위치장치 | |
| KR19990017963U (ko) | 내부처리통신 경로 테스트 장치 및 그 방법 | |
| KR100694204B1 (ko) | 광역 통신망 시스템에서 루프백 테스트 장치 및 방법 | |
| JP2697628B2 (ja) | 伝送路同期検出システム | |
| KR19980068331A (ko) | 전송품질 검사시스템 | |
| JPH08274763A (ja) | 遅延時間測定装置 | |
| JP2973740B2 (ja) | 回線監視方式 | |
| JPH0595387A (ja) | 回線監視回路 | |
| JPH0630083A (ja) | 伝送特性測定装置 | |
| JPH0380742A (ja) | １次群速度ｔ点インタフェース端末装置 | |
| KR100264858B1 (ko) | 데이터전송시스템의구간에러체크방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19970317 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19990310 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19970317 Comment text: Patent Application |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20001222 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20010111 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20010112 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20031231 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050103 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060106 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20070105 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070105 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20081210 |