JPH0380742A - １次群速度ｔ点インタフェース端末装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は１次群速度Ｔ点インタフェース（ＣＣＩＴＴ　
Ｉ４３１勧告準拠）に接続路を有する端末装置に関する
。

〔従来の技術〕

従来の１次群速度Ｔ点インタフェース端末装置は、内蔵
する回線インタフェース部を介して１次群速度Ｔ点イン
タフェースに接続路を有しており、１次群速度Ｔ点イン
タフェースにおける自己試験を行う場合は、回線インタ
フェース部の送信側の出力信号（送信信号）を受信側に
折返して入力し動作試験を行っている。

〔発明が解決しようとする課題〕

上述した従来の１次群速度Ｔ点インタフェース端末装置
は、自己試験を行う場合、試験制ｆ＃機能を持たないの
での、正常動作試験はできるが、送信信号の擬似障害に
よる準正常動作試験およびその信号のモニタができない
。

本発明の目的は、１次群速度Ｔ点インタフェースの自己
試験において準正常動作の試験、信号のモニタを可能と
し、信頼性の向上を図った１次群速度Ｔ点インタフェー
ス端末装置を提供することである。

〔課題を解決するための手段〕

本発明の１次群速度Ｔ点インタフェース端末装置は、内
蔵する回線インタフェース部を介して１次群速度Ｔ点イ
ンタフェースに接続路を有する１次群速度Ｔ点インタフ
ェース端末装置において、前記回線インタフェース部の
送信側からの送信信号の指定された試験種別に対応する
信号ビットのタイムスロット位置を算出し、該当するタ
イムスロットのビットデータを異なる値に書換えて擬似
障害を発生させ、前記擬似障害の発生した送信信号を外
部折返し手段を経由して受信する前記回線インタフェー
ス部の受信側からの障害検出情報を監視し、前記指定試
験種別に対応した擬似障害が検出されることを確認する
ことにより前記１次群速度Ｔ点インタフェースにおける
準正常動作の自己試験制御を行う試験制御手段を備えて
いる。

〔実施例〕

次に図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例のブロック図である。

本実施例の１次群速度Ｔ点インタフェース端末装置２は
、１次群速度Ｔ点インタフェース１に接続路を持ち信号
の送信を行う送信側回線インタフェース回路３１および
受信を行う受信側回線インタフェース回路３２を有する
回線インタフェース部３と、送信側回線インタフェース
回路３■の送信信号を入力し指定されたタイムスロット
のビットデータを異なる値に書換え１次群速度Ｔ点イン
タフェース１に出力する信号書換え回路４１および試験
種別信号、送信フレームパルス　クロックより信号書換
え回路４１の書換え対象タイムスロットを指定するタイ
ミング信号を作成する制御タイミング回路４２を有し受
信側回線インタフェース回路３２の障害検出情報を監視
する試験制御部４とを備えている。

次に、１次群速度Ｔ点インタフェースにおける準正常動
作の自己試験を行なう場合の動作を説明する。

まず、信号書換え回路４１を介して送信側回線インタフ
ェース回路３１と受信側回線インタフェース回路３２と
をケーブル１０で接続し、自己試験構成を形成する。

擬似障害の試験種別としては、ＣＲＣチエツクとフレー
ム同期とがある。試験制御部４は、試験種別を選択し対
応する試験種別信号を制御タイミング回路４２に入力す
る。制御タイミング回路４２は、試験種別信号に従い送
信フレームパルス。

クロックより、ＣＲＣチエツクピットまたはフレーム同
期信号のタイムスロットを指定するタイミング信号を作
成し、信号書換え回路４１に送出する。

信号書換え回路４１は、送信側回線インタフェース回路
３１の送信信号に対しタイミング信号で指定されたタイ
ムスロットのビットデータを異なる値に書換え、ＣＲＣ
チエツクエラーまたはフレーム同期外れの擬似障害を発
生させる。

受信側回線インタフェース回路３２は、この擬似障害の
発生した送信信号をケーブル１０経由で受信し、ＣＲＣ
チエツクエラーまたはフレーム同期外れの障害を検出す
ると対応する障害検出情報を試験制御部４に送出する。

試験制御部４は、選択した試験種別に対応した障害検出
情報を受信すると、１次群速度Ｔ点インタフェースにお
ける準正常動作に異常はないと判別する。

〔発明の効果〕

以上説明したように、本発明の１次群速度Ｔ点インタフ
ェース端末装置は、擬似障害による１次群速度Ｔ点イン
タフェースの準正常動作の自己試験が可能なので、装置
の信頼性を向上させることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図である。 ■・・・１次群速度Ｔ点インタフェース、２・・・１次
群速度Ｔ点インタフェース端末装置、３・・・回線イン
タフェース部、４・・・試験制御部、１０・・・ケーブ
ル、３１・・・送信側回線インタフェース回Ｓ各、３２
・・・受信側回線インタフェース回路、４１・・・信号
書換え１回路、４２・・・制御タイミング回路。

Claims (1)

【特許請求の範囲】
1. 内蔵する回線インタフェース部を介して１次群速度Ｔ点
   インタフェースに接続路を有する１次群速度Ｔ点インタ
   フェース端末装置において、前記回線インタフェース部
   の送信側からの送信信号の指定された試験種別に対応す
   る信号ビットのタイムスロット位置を算出し、該当する
   タイムスロットのビットデータを異なる値に書換えて擬
   似障害を発生させ、前記擬似障害の発生した送信信号を
   外部折返し手段を経由して受信する前記回線インタフェ
   ース部の受信側からの障害検出情報を監視し、前記指定
   試験種別に対応した擬似障害が検出されることを確認す
   ることにより前記１次群速度Ｔ点インタフェースにおけ
   る準正常動作の自己試験制御を行う試験制御手段を備え
   たことを特徴とする１次群速度Ｔ点インタフェース端末
   装置。