JP3357397B2 - ビットエラー率の測定の間のスリップ検出 - Google Patents

ビットエラー率の測定の間のスリップ検出

Info

Publication number
JP3357397B2
JP3357397B2 JP21682892A JP21682892A JP3357397B2 JP 3357397 B2 JP3357397 B2 JP 3357397B2 JP 21682892 A JP21682892 A JP 21682892A JP 21682892 A JP21682892 A JP 21682892A JP 3357397 B2 JP3357397 B2 JP 3357397B2
Authority
JP
Japan
Prior art keywords
sequence
slip
signal
channel
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21682892A
Other languages
English (en)
Other versions
JPH05211497A (ja
Inventor
ロバート・エム・マンリック
マシュー・エル・フィッテンバウム
Original Assignee
ジェンラド，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジェンラド，インコーポレイテッド filed Critical ジェンラド，インコーポレイテッド
Publication of JPH05211497A publication Critical patent/JPH05211497A/ja
Application granted granted Critical
Publication of JP3357397B2 publication Critical patent/JP3357397B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0605—Special codes used as synchronising signal
    • H04J3/0611—PN codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/241—Testing correct operation using pseudo-errors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、通信チャンネルのテス
トに係り、特にフレームを基準とするチャンネルのフレ
ームスリップの検出に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】通信チ
ャンネルの価値を表す重要な数値は、該通信チャンネル
が伝達する信号中の記号エラーが発生する割合である。
デジタルチャンネルの圧倒的多数は、２個の電圧値、周
波数値又は位相値の間で選択した情報を符号化している
ので、この価値を表す数値は「ビットエラー率」として
知られ、したがって我々は、(完全に正確にではなく)こ
の言葉を２進法の記号と非２進法の記号の両者のチャン
ネルの価値を表す数値に等しく参照して用いている。
【０００３】原理的には、ビットエラー率は、単純に既
知の記号シーケンスをチャンネル入力として適用し、そ
の結果として発生する(適宜に遅延したシーケンスの)既
知の送信シーケンスに適合しないチャンネル出力の記号
数を計数することにより、測定される。受信した全記号
数に対する誤った記号数の割合がビットエラー率であ
る。
【０００４】ビットエラー率の測定は原理的には単純で
あるが、まさに述べたとおりにこの方法を直接的に適用
すると、より精妙なフレームを基準とするチャンネルの
いくつかには誤った結果をもたらす可能性がある。この
種のチャンネルは、種々の受信信号部分が意味付けされ
ているトラックを保持するためにフレームを用いてい
る。多重化したチャンネルでは、例えば、信号の一部は
ある宛先のためのデータであり、他の部分は他の宛先の
ためのデータであるかもしれず、しかも他の部分はチャ
ンネル装置自身により用いられるエラー補正、診断又は
他のハウスキーピングであるかもしれない。
【０００５】ある宛先のために意図した情報が他の宛先
に送られず又はハウスキーピング情報として解釈されな
いということを保障するために、チャンネル装置はチャ
ンネル信号をフレームに分割する。すべてのフレームの
対応する部分は同一の目的を有し、チャンネル装置はフ
レームの境界を設定する特有のパターンをフレーム中に
挿入する。信号の与えられたスライスをフレームとして
処理中に、予め設定した位置にフレームを設定する既知
のパターンを、信号を受信中のチャンネル装置が認めな
い場合は、該スライスは実際はフレームではなく、該チ
ャンネル装置が提案したフレーム境界は、フレームを表
示するパターンが適切に位置するスライスを該フレーム
境界が定義するまで、信号に沿ってスライドされること
をチャンネル装置は「知る」。
【０００６】チャンネル送信機又は中継器は、それ故、
情報を完全なフレームで送信しなければならない。しか
し、送信機及び中継器は異なるチャンネルの連結にしば
しばそれぞれ独立のクロックを用いる。これらのクロッ
クは通常は全く安定で正確である。しかし、その周波数
は、それにもかかわらずほとんどのシステムで微妙に異
なる。したがって、データは受信機側の入力バッファで
時々「貯蓄し」又は「在庫をなく」し、受信機はそれが
転送する信号中のフレームをスリップさせるか又は繰り
返すことによりこのような状態を処理する。この「スリ
ップ量」は、例えば音声チャンネルのような通常の動作
では受容できるが、テスト装置がチャンネル出力と比較
する予定したパターンのタイミングが、フレームの「ス
リップ」に対して調整されていない場合に、テストシス
テムは多数の明白なエラーを告げることができるので、
ビットエラー率においては「スリップ量」は問題を生じ
る。その結果、ビットエラー率が大きく誇張されてい
る。
【０００７】この問題を取り扱うために提案された方法
の中に、短い間隔内に発生するエラーのバーストを単一
のビットエラーとして計数する方法がある。このような
バーストはフレームスリップに特徴的であって、フレー
ムスリップから帰結するビットエラーは通常の雑音を基
準としたエラーよりも通常はるかに大きい割合で発生す
る。しかし、フレームスリップはバーストエラーの唯一
の原因ではなく、そのためこの方法はスリップエラー問
題に対して粗い補償を提供するに過ぎない。
【０００８】フレームサイズの明確な認識に基づいたよ
り直接的な方法は、あらかじめ設定したテストシーケン
スの連続的セグメントが、連続的に送信されるフレーム
の各々に与えられた位置で挿入されるものである。テス
トセグメントが挿入された各フレームのセグメントがモ
ニタされ、挿入されたテストシーケンスは分かっている
ので、テストシーケンスセグメントが繰り返されるか飛
ばされたときスリップが検出できる。このような方法は
スリップを検出するのにかなり有効であるが、この方法
は、スリップが検出される前に計数される明白なビット
エラーを補償する便利な方法を本質的には提供しない。
【０００９】もう一つの方法は、テストするチャンネル
にテスト入力を生成する方法をとるシフトレジスタタイ
プの擬似乱数発生器の特性を利用するものである。この
ような擬似乱数発生器は、シフトレジスタの第一ステー
ジへのフィードバックとして２個の選択した引き続くス
テージの比較を当てはめ、シフトレジスタの最終ステー
ジの出力が擬似乱数となる。送信側での発生器と同一の
受信側での発生器が予定したシーケンスを発生し、テス
トシステムは、受信信号のビットが受信側の擬似乱数発
生器の出力の対応するビットと異なる場合にエラーが発
生したと通常結論する。
【００１０】より多くはなく、スリップはこのようなシ
ステムにエラー表示を発生させるようにすることができ
る。しかし、このシステムの受信機はもう一つのシフト
レジスタを有しており、その第一ステージの入力は受信
機の信号である。ローカル擬似乱数発生器が受信したシ
ーケンスをうまく予言せず、他のシフトレジスタの選択
したステージの比較をなしたときは、本システムはスリ
ップが発生したと認識する。本システムはそれにより第
二のシフトレジスタの内容をローカル擬似乱数発生器に
ロードし、予定のシーケンス信号がそれによりテストシ
ーケンス信号に再同期される。このような方法は記録さ
れた多数のエラーの数を制限するが、それらを除去はし
ない。
【００１１】
【課題を解決するための手段】本発明はスリップの発生
に迅速に反応する方法を提供し、ビットエラーの計数の
簡単で有効な調整に適している。本発明によると、テス
トシーケンスと受信したシーケンスの比較に異なったタ
イミングオフセットが同時に用いられる。例えば、同一
のテストシーケンス信号がフレームの整数倍だけ互いに
オフセットしている受信信号の異なって遅延されたシー
ケンスと比較される。受信信号の遅延した信号の一つは
主信号と見なされ、そのテストシーケンスとの比較が通
常ビットエラーを検出するのに用いられる。
【００１２】この主信号が適当なタイミングオフセット
を有する場合、その記号は、そのチャンネルの送信側へ
の適用がそれらを発生せしめた記号と比較される。すな
わち、主信号は出力端でのテストシーケンスと同期す
る。テストシーケンスがこのような目的に通常用いられ
るものの一つである場合は、テストシーケンスとチャン
ネル出力の異なったオフセットの補助信号との間で極め
て頻繁に非整合が発生する。それゆえ、補助信号の一つ
とかなり長い長さの整合が発生した場合は、補助信号は
同期しており、主信号は同期していない、すなわちスリ
ップが発生していると結論することができる。
【００１３】この方法によれば、スリップを迅速に検出
できる。加えて、この方法はスリップにより惹起される
記号「エラー」の手早い補償に適している。すなわち、
補助信号との整合のシーケンス中検出される主信号のす
べての「エラー」は無視できる。しかし、同期はローカ
ルテストシーケンス発生期と補助信号との間に存在する
ことが知られているので、以下の記述で説明するよう
に、記号エラーのモニタリングは再同期化過程の間継続
できる。
【００１４】
【実施例】図１は、データフレームで動作する通信チャ
ンネルのビットエラー率のテストを実施するテストセッ
トを表す。このチャンネルは、少なくとも、連続するデ
ータビットの「フレーム」でデータを処理するタイプの
コア部１２を含む。すなわち、このチャンネルはフレー
ムの境界を決定できる種々のフレーム定義信号を搬送
し、典型的には、エラー検出コード又はエラー補正コー
ドを発生し、及び信号情報を付け加えるような、フレー
ムの内容の種々の共同の動作を遂行する。テストされる
装置は、擬似乱数発生器(ＰＮＧ)１６のようなテストシ
ーケンス発生器からの生データをアセンブル及び／又は
チャンネルフォーマットにエンコードし、チャンネルコ
アにその入力として印加する送信機１４を含む。
【００１５】該チャンネルの他方の側は、チャンネル信
号を逆アセンブル及び／又はそれらが表すデータへデコ
ードする受信機１８を含む。テスト中のチャンネルが送
信機１４又は受信機１８を省略する場合は、テストセッ
トがそれを含む。いずれにしても、本テストセットは、
受信した信号を送信された信号と比較するビットエラー
率検出器２０を含む。
【００１６】本発明のより広範囲な局面によれば、ビッ
トエラー検出器２０は、受信機１８の出力に加えてそれ
らのデータを直接受信することによりＰＮＧ１６が送信
しているデータが何であるかを「知る」ことができる。
しかし、図示した実施例ではビットエラー検出器２０は
それ自身のＰＮＧを有し、このＰＮＧは通常はタイミン
グオフセットを有して動作するにもかかわらず、以下に
述べる方法で、入力ＰＮＧの巡回シーケンスと同一の巡
回シーケンスを発生し、種々のチャンネルとテストセッ
トの遅延を適応させる。
【００１７】図２は、本発明を実施するのに用いること
のできるタイプの模範的なＰＮＧを示す。ＰＮＧ１６は
通常の方法で動作できるシフトレジスタ２２を含む。こ
のシフトレジスタ２２においては、多数のステージ２４
の内容が、Ｓ／Ｌ（シフト／ロード)端子２６の入力が
シフト指定レベルを仮定している場合に、クロック入力
端子２５に発生する各パルスに対して１ステージ右に進
む。この場合はまた、最初のステージ２８の内容が直列
入力端子３０にある信号がクロックパルスの時間に表す
値を仮定するようにする。他方では、Ｓ／Ｌ端子入力が
ロード指定レベルを仮定している場合は、ステージ２４
はその入力として並列入力端子３２にある値を受け入れ
る。擬似乱数発生器としての動作のために、回路１６は
またＸＯＲゲート３４を含み、このゲートは直列入力端
子３０に、最後のステージ３５の出力を例えば６番目の
ステージ３６の出力と比較した結果を印加する。この結
果発生するＰＮＧ出力は２N −１クロックパルスごとに
繰り返すシーケンスである。ここでＮはシフトレジスタ
のステージ数である。
【００１８】並列入力端子３２によりＰＮＧに異なった
開始パターンをロードすることはシーケンスを異なった
点で開始させるが、シーケンスそれ自身を変更しない。
さらに、シフトレジスタの内容はＰＮＧの状態を完全に
規定するので、どんな単一のＮビットシーケンスもシー
ケンス中の一カ所よりも多くで発生できない。多くのビ
ットエラー率検出器のごとく、図示した実施例は、以下
の説明で明らかになるごとく、受信側の同様なＰＮＧを
送信側の対応するＰＮＧに同期させるという特色を利用
するものである。
【００１９】図１のビットエラー率検出器２０の回路の
一部を図３に示し、同図中一連の遅延回路３８，４０，
４２及び４４はビットエラー率検出器の入力を受信し、
各遅延回路はそれぞれの入力を単一のフレームを送信す
るのに必要な時間だけ遅延させる。以下に説明する理由
で、図３の回路は２個のフレームだけ遅延された入力を
比較する。すなわち、遅延回路４０の出力ＣＥＮＴＥＲ
をＰＮＧ１６と同一の主ローカルＰＮＧ４６の出力と比
較する。特に、マルチプレクサ４８及び５０は通常ＣＥ
ＮＴＥＲ及び主ＰＮＧの出力をＸＯＲゲート５２に転送
し、それによりそれらを比較する。以下に説明する制御
装置５６は、マルチプレクサ４８及び５０の状態を制御
する。
【００２０】以下に説明する方法で、ＰＮＧ４６により
発生されるテストシーケンスのタイミングはＣＥＮＴＥ
Ｒにより表示されるチャンネル出力シーケンスと同期さ
れる。すなわち、ＰＮＧ１６及び４６のタイミングは非
常にオフセットしているため、ＸＯＲゲート５２がそれ
と与えられたＣＥＮＴＥＲ記号とを比較するローカルＰ
ＮＧシーケンス中の点が、与えられたＣＥＮＴＥＲ記号
がそれに対するチャンネル応答である送信ＰＮＧの点と
同一である。ＸＯＲゲート５２はかくしてテスト中のチ
ャンネルのビットエラーを検出できる。すなわち、ＸＯ
Ｒゲート５２の出力ＢＥＲは受信した現在の記号と局部
的に発生したビットパターンとが整合している限り表明
しないが、ＢＥＲは該２信号源が異なるとき、すなわち
ビットエラーが発生したとき、表明する。
【００２１】(１)例えばチャンネル中の雑音により直接
に惹起されるエラーを(２)「スリップ」すなわち１又は
それ以上のフレームの省略又は反復により惹起される適
当なテストセットの同期のすべての結果的喪失に原因す
るエラーから区別することはテスト及び診断の目的にと
って望ましい。この目的のために、本発明はフレームに
基づくチャンネルのスリップは全フレーム単位のみで発
生するという事実を利用している。
【００２２】特に、本発明の教示を採用しているテスト
セットは、局部的に発生したシーケンスを入力の主シー
ケンス(この場合はＣＥＮＴＥＲ)とのみならず該主シー
ケンスから１又はそれ以上進み又は遅延したシーケンス
とも比較する。今述べたように、テストセットは通常は
主シーケンスとの非整合を認識したときにエラーを表示
する。しかし、主シーケンスにエラーが検出さたが、補
助シーケンスの一つの記号の長いシーケンスを局部的に
発生したテストシーケンスが正確に予言しているとき
は、テストセットはかなりの信頼性をもって主シーケン
スに観察された「エラー」の原因がスリップであると結
論できる。テストセットはかくしてスリップを報告し、
付加的に補助比較が遅延した又は進んだシーケンスで検
出した整合のシーケンス中、主比較が検出した非整合を
無視することができる。
【００２３】テストセットは補助比較として図３のスリ
ップ検出器６０，６２，６４及び６６を用いている。図
３に示すように、スリップ検出器６０は遅延していない
入力ＴＡＰ０、すなわち受信機１８の出力、を受信し、
スリップ検出器６２，６４及び６６はそれぞれ遅延回路
３８，４２及び４４の出力ＴＡＰ１，ＴＡＰ２及びＴＡ
Ｐ３を受信する。各スリップ検出器はそれぞれのＴＡＰ
nをマルチプレクサ５０の出力ＣＯＭＰ、すなわちＸＯ
Ｒゲート５２が通常それとＣＥＮＴＥＲ信号とを比較し
てビットエラーが発生しているかどうかを決定するロー
カルＰＮＧの出力、と比較する。これから説明する方法
で、各スリップ検出器は、次に制御装置５６の指示に基
づきこの比較をスリップ検出に用いる。
【００２４】図３は、制御装置５６が５個の入力、すな
わちＥＲＲＯＲ，ＳＬＩＰ，ＲＵＮ，ＡＬＩＧＮ及びＥ
ＯＣを受信することを示す。図示しない高レベル制御装
置が直接説明される目的のＲＵＮ信号及びＡＬＩＧＮ信
号を発生する。ＥＯＣはまた追って説明する。ＸＯＲゲ
ート６８はローカルＰＮＧの出力及びＣＥＮＴＥＲの間
の任意の差に応答するＥＲＲＯＲ信号を発生し、ＯＲゲ
ート６９は任意のスリップ検出器６０，６２，６４及び
６６がスリップを検出したときにＳＬＩＰ信号を発生す
る。
【００２５】図５及び図６は状態機械フォーマットの制
御装置５６を示す。その動作の記述は、テストセットが
ビットエラーのために入ってくる信号をモニタしていて
かつローカル４６がＣＥＮＴＥＲ信号と同期していると
きに通常うまく行く動作状態Ｇにそれがあると仮定して
開始する。図５は、これは状態進行図であるが、スリッ
プ表示信号ＳＬＩＰがスリップが発生したことを表示せ
ず、高レベル制御装置がＡＬＩＧＮを表明せずに表明さ
れたＲＵＮを保持している限り、制御装置５６は通常の
この同期した状態Ｇに止まることを示している。高レベ
ル制御装置は表明されたＲＵＮを保持し、ビットエラー
率検出動作を保つ。すなわち、図５の左側のすべての線
が示すように、ＲＵＮ信号を表明しないことは制御装置
を任意の他の状態からアイドル状態Ａに戻す。高レベル
制御装置が独立に送信機及び受信機が配列から外れてい
ることを示す情報を有するときは、それは表明されたＲ
ＵＮを保持できるが、状態機械を状態Ｂに戻すＡＬＩＧ
Ｎ信号をも表明し、それによりそれを以下に説明する方
法で再同期させる。
【００２６】図６は、制御装置の出力値を状態の関数と
した表であるが、制御装置５６はそれが同期した状態Ｇ
にある間ＳＹＮＣ及びＣＬＲＣＮＴＲのみを表明する。
すなわち、そのＶＥＲＩＦＹ，ＬＯＡＤ，ＬＯＣＫ及び
ＩＮＣＳＬＩＰＣＮＴ出力はすべて表明されない。スリ
ップ検出器６０，６２，６４及び６６のすべてはこれら
の信号及び他の入力に図７に関して説明する方法で応答
する。
【００２７】図７はスリップ検出器６０を表し、スリッ
プ検出器６２，６４及び６６はＴＡＰ０の代わりにそれ
ぞれＴＡＰ１，ＴＡＰ２及びＴＡＰ３を受信し、したが
って異なった出力を発生する点を除いてスリップ検出器
６０と同一である。図７のＸＯＲゲート７０は入力信号
ＴＡＰ０を通常主ローカルＰＮＧ４６の出力であるＣＯ
ＭＰと比較する。制御装置は同期状態にあり、したがっ
てＳＹＮＣ及びＣＬＲＣＮＴＲを表明し、ＬＯＡＤ及び
ＶＥＲＩＦＹを表明していないので、ＡＮＤゲート７２
及びＯＲゲート７４はこの比較の結果をＳＬＣＲとして
記号整合カウンタ７６のクリア／カウント入力端子に転
送する。それに対してＯＲゲート７８の表明された出力
がカウンタ７６の応答を可能とする各ＣＬＫ（共通クロ
ック)パルスで、非表明ＳＣＬＲ信号が整合を表示して
いるときカウンタ７６の出力がインクリメントされる。
一方、ＳＣＬＲが表明され、それにより非整合を表示し
ているときは、ＣＬＫパルスがカウンタを０にリセット
する。
【００２８】カウンタ７６はかくしてＴＡＰ０とＣＯＭ
Ｐの間の連続する整合の数のトラックを保持する。主Ｐ
ＮＧシフトレジスタ４６のステージの数に等しい記号の
整合のシーケンスはスリップが発生した指標として採ら
れる。カウンタ出力がそのように長いシーケンスを表現
するまで待つよりも、しかし、デコーダ８０は整合シー
ケンスの長さがスリップ表示の長さよりも短いものであ
るときその出力を表明する。この出力は、表明されたＳ
ＹＮＣ信号と共に、フリップフロップ８４の出力ＵＳＥ
Ｏの表明を惹起する次のＣＬＫパルスを待つことなくス
リップ表示信号ＳＬＩＰ０を発生することによりＡＮＤ
ゲート８２をＸＯＲゲート７０がもう一つの整合を検出
するのに直ちに応答するよう調整する。ＵＳＥ０の機能
はやがて説明する。
【００２９】図３のＯＲゲート６９はＳＬＩＰ０及び他
のスリップ検出器６２，６４及び６６からの対応する信
号を受信して、これらのＳＬＩＰn信号が表明されたと
きはいつでも、表明されたＳＬＩＰ信号を制御装置５６
に印加する。図５に示すように、制御装置５６は、同期
した状態Ｇを離れ、１クロック期間に対してインクリメ
ントスリップカウント状態Ｈを採ることにより、表明さ
れたＳＬＩＰ信号に応答する。
【００３０】インクリメントスリップカウント状態Ｈの
目的は、エラーロギングに関係した２機能を遂行するこ
とである。図４に示すように、シフトレジスタ８８から
成るエラー遅延パイプラインはＸＯＲゲート５２(図３)
からＢＥＲ信号を受信し、この信号の表明はローカルＰ
ＮＧの出力と入力のＣＥＮＴＥＲ信号との間の非整合を
示し、かつ該パイプラインは通常はＰＮＧシフトレジス
タの遅延に等しい遅延の後にこの信号をビットエラー率
カウンタ９０へ転送し、このカウンタ９０はエラーをロ
グし、高レベル制御装置がＢＥＲＲＳＴを表明すること
によりそれをリセットした最後のときからそれがカウン
トしたビットエラーの数を表示する出力ＢＥＲＣＮＴを
発生する。
【００３１】制御装置５６がそのインクリメントスリッ
プカウント状態Ｈに入った際、ローカルＰＮＧ出力はシ
フトレジスタ８８が課した遅延の間中入力の補助シーケ
ンスの一つに一致している。それ故、このような状態の
レジスタ８８の非整合表示内容は通常のビットエラーか
らではなく代わりにスリップ人工物から帰結する。図６
は制御装置５６がそれが状態Ｈを仮定するときにＩＮＳ
ＬＩＰＣＮＴ信号を表明し、ＩＮＳＬＩＰＣＮＴ信号の
表明はレジスタ８８をクリアし、このような人工物を通
常のビットエラーとしてロギングすることを回避する。
ＩＮＳＬＩＰＣＮＴはまたスリップカウンタ９２をイン
クリメントし、それによりスリップの発生をログする。
【００３２】制御装置５６はまた状態ＨでＣＬＲＣＮＴ
Ｒを表明する。この信号は、図７のＡＮＤゲート９４及
びＯＲゲート７４，７８を介して、スリップ回路６０の
整合シーケンス長さ表示カウンタ７６も他のスリップ回
路６２，６４及び６６に対応するカウンタもクリアす
る。ＳＬＩＰの更なる表明を防止するために、制御装置
５６はまたそれが状態Ｈを仮定するときＳＹＮＣを中断
する。
【００３３】スリップの検出は、主ローカルＰＮＧ４６
が、スリップを検出したスリップ検出器６０，６２，６
４又は６６により受信されたＴＡＰn 信号と同期された
ことを示す。それ故、スリップに関連したエラーではな
いエラーに対する入力をモニタし続けるために、それに
対する比較が通常なされるＣＥＮＴＥＲ信号とよりもチ
ャンネル出力のこのシーケンスとの比較がなされなけれ
ばならない。それゆえ、同期した状態Ｇの終わる直前に
ＳＬＩＰ信号が表明されたときは、次のクロック信号
は、スリップシーケンスフリップフロップ９８をセット
し、インクリメントスリップカウント状態Ｈの開始時に
その出力の表明を開始する。それはこの出力をＡＮＤゲ
ート９９に印加する。ゲート９９の他の入力ＬＯＣＫ
は、通常は非表明であり、そこでゲート９９は通常はゲ
ート９９の出力ＳＬＩＰＳＥＱとしてフリップフロップ
９８の出力に転送する。ＳＬＩＰＳＥＱは、通常はロー
カルＰＮＧ出力との比較のためにＣＥＮＴＥＲ信号をＸ
ＯＲゲート５２へ転送するマルチプレクサ４８に対する
選択信号である。ＳＬＩＰＳＥＱの表明によりマルチプ
レクサ４８は代わりにＯＲゲート１００の出力ＳＩＤＥ
を転送する。ゲート１００はスリップを検出するスリッ
プ検出器に対応するＴＡＰn信号をＳＩＤＥとして転送
する。
【００３４】特に、ＯＲゲート１００は対応するＵＳＥ
n信号をスリップ検出器６０，６２，６４及び６６から
受信する４個のＡＮＤゲート１０２，１０４，１０６及
び１０８の出力を受信する。これらの検出器の一つがス
リップを検出したとき、それはその対応するＡＮＤゲー
ト１０２，１０４，１０６又は１０８が対応するＴＡＰ
n信号をＯＲゲート１００へ転送するように条件づけ、
したがってこのＯＲゲート１００は任意の表明されたＴ
ＡＰn 信号をＳＩＤＥとしてマルチプレクサ４８を介し
てＸＯＲゲート５２へ転送する。ＸＯＲゲート５２はそ
れゆえローカルＰＮＧ出力をスリップ検出器６０，６
２，６４及び６６の一つがローカルＰＮＧ４６に同期し
ていると認識した遅延した入力バージョンと比較し始め
る。
【００３５】主チャンネル出力信号ＣＥＮＴＥＲから補
助信号ＴＡＰnへエラー検出比較を切り替える状態Ｈの
１クロック期間の後、制御装置はＣＥＮＴＥＲとの再同
期化の過程を開始する。それは初期化状態Ｂへ進むこと
により始まる。（初期化状態Ｂは簡単な図示した実施例
ではなくてもよい。しかし、状態Ｂを離れる条件を付け
加えることにより本発明に必須ではない特色を付け加え
るホールド状態としてそれを用いることができる。）図
６は制御装置５６がＣＬＲＣＮＴＲを中断し、主ローカ
ルＰＮＧ４６と並列に動作する補助ローカルＰＮＧ１１
４の帰還路に介挿されたマルチプレクサ１１２に対する
選択信号であるＬＯＡＤを表明する。ＬＯＡＤが表明さ
れると、マルチプレクサ１１２はＣＥＮＴＥＲ信号をＬ
ＯＡＤが表明されないときそれが転送する通常のＰＮＧ
の代わりに補助ＰＮＧシフトレジスタの直列入力ポート
に転送する。
【００３６】図５は、ＥＯＣ(カウントの終了)信号の表
明があるまで制御装置がロード状態Ｃに滞留することを
示す。ＥＯＣは、制御装置カウンタ１１６がＰＮＧシフ
トレジスタの長さに等しい計数に達したときデコーダ１
１５が発生する出力である。ロード状態の開始時にＣＬ
ＲＣＮＴＲを中断することにより、制御装置は制御装置
カウンタ１１６が各ロード状態クロック信号をインクリ
メントし、それによりその状態のタイマとして動作でき
るようにする。全シフトレジスタがＣＥＮＴＥＲ信号か
ら満たされるのに十分長く状態Ｃが続いたときＥＯＣが
表明され、そして補助ＰＮＧ１１４がロード状態の終了
時にＣＥＮＴＥＲ信号と同期状態にあるべきである。
【００３７】しかし、これは確認する必要があり、図３
及び図４の回路は、補助ローカルＰＮＧ１１４がＰＮＧ
シフトレジスタの長さに等しいＣＥＮＴＥＲ信号のシー
ケンスを正確に予言するかどうか観察することによりそ
うする準備を備えている。特に、制御装置５６がＣＥＮ
ＴＥＲ信号からその全シフトレジスタをロードするのに
十分長くロード状態Ｃに止まったとき、すなわちそれが
ＥＯＣ信号を受信したとき、それは状態Ｃからクリアカ
ウンタ状態Ｄへ進み、そこでそれはＣＬＲＣＮＴＲを表
明し、それにより制御装置カウンタ１１６をリセットす
る。状態Ｄでの１クロック期間後、それは確認状態Ｅへ
進み、そこでそれは再びＣＬＲＣＮＴＲを表明せず、制
御装置カウンタを制御装置状態の間計時させる。
【００３８】確認状態Ｅの目的は、同期が実際に発生し
ていることを確認することである。ＸＯＲゲート６８
は、ＣＥＮＴＥＲ信号を補助ＰＮＧ出力と比較し、それ
らが異なるときはいつでもＥＲＲＯＲを表明する。もし
状態Ｅの間にＸＯＲゲート６８がＥＲＲＯＲを表明した
ならば、制御装置６８は同期手順を再び開始するように
初期化状態Ｂに戻る。ＥＲＲＯＲ表明は同期の失敗より
もむしろ実際のビットエラーから発生したかもしれない
が、制御装置は不完全な同期が原因であり適切な同期を
保障するための同期手順を繰り返すことを仮定してい
る。
【００３９】ＰＮＧシフトレジスタに存在するステージ
と同じクロック期間だけ確認状態Ｅが継続したことをＥ
ＯＣ信号が表示する前にＸＯＲゲート６８がＥＲＲＯＲ
を表明しない場合は、制御装置５６は、補助ＰＮＧ１１
４が同期を達成したと結論し、ロード主ＰＮＧ状態Ｆへ
進む。この状態で制御装置５６はＬＯＣＫを表明し、こ
のＬＯＣＫは、主ＰＮＧ４６に補助ＰＮＧ１１４の対応
するステージから並列にそのステージにロードせしめ、
それによりそれ自身をＣＥＮＴＥＲに同期させる。
【００４０】この１クロック期間のロード動作中、主Ｐ
ＮＧの出力は必ずしも有効ではない。マルチプレクサ５
０は、入力信号の選択した信号と比較するために、主Ｐ
ＮＧ４６の出力よりもむしろ補助ＰＮＧ１１４の出力を
転送することにより表明されたＬＯＣＫ信号に応答す
る。ＬＯＣＫ信号を表明することは、また、ＳＬＩＰＳ
ＥＱゲート９９を不能にし、スリップシーケンスフリッ
プフロップ９８を次のパルスでリセットする。結果とし
て生じるＳＬＩＰＳＥＱの中断はマルチプレクサ４８に
現在同期しているＰＮＧ出力と比較するためにそのＳＩ
ＤＥ入力よりもむしろそのＣＥＮＴＥＲ入力をエラー検
出ＸＯＲゲート５２へ転送せしめる。ＬＯＣＫ信号の表
明は、また、図７のＵＳＥ０フリップフロップ８４に対
応するＵＳＥn フリップフロップがリセットし、その結
果どのＴＡＰn 信号もＳＩＤＥとして選択されないよう
にする。また、図６は、制御装置５６が状態ＦでＣＬＲ
ＣＮＴＲ信号を表明し、その結果その動作の議論がそれ
と共に開始される同期状態Ｇに制御装置５６が次のパル
スで戻るときに図７のカウンタ７６のようなすべてのス
リップ検出カウンタがリセットされ、ビットエラー率検
出器が入力信号のモニタリングを再び始めることを示
す。
【００４１】前述の実施例で説明したように、本発明は
フレームに基づくチャンネルのスリップにより惹起され
たエラーを他の原因により発生するエラーと正確に区別
する新規な方法である。かくして、本発明は、本技術分
野における重要な進歩を構成する。
【００４２】
【発明の効果】本発明によれば、フレームに基づくチャ
ンネルのスリップにより惹起されたエラーを他の原因に
より発生するエラーと正確に区別できる。
【図面の簡単な説明】
【図１】 フレームに基づいた通信チャンネルのビット
エラー率の測定のためのテストセットのブロック図であ
る。
【図２】 このテストセットに用いる擬似乱数発生器の
ブロック図である。
【図３】 図１に示したビットエラー率検出器の論理図
の一部である。
【図４】 図１に示したビットエラー率検出器の論理図
の一部である。
【図５】 図３及び図４のビットエラー率検出器に用い
られる制御装置の動作を表す状態遷移図である。
【図６】 制御装置の出力を制御装置状態の関数として
記載した表である。
【図７】 図３に示したスリップ検出器の一つの論理図
である。
【符号の説明】
１２ チャンネルコア １４ 送信機 １６ 擬似乱数発生器 １８ 受信機 ２０ ビットエラー率検出器 ３８，４０，４２，４４ フレーム遅延回路 ５６ 制御装置 ６０，６２，６４，６６ スリップ検出器 ７６，１１６ カウンタ ８０，１１５ デコーダ ８８ シフトレジスタ ９０ ＢＥＲカウンタ ９２ スリップカウンタ
フロントページの続き (56)参考文献 特開 昭54−80638（ＪＰ，Ａ) 特開 平３−13024（ＪＰ，Ａ) 特開 平３−274836（ＪＰ，Ａ) 特開 昭50−104807（ＪＰ，Ａ) 特開 平４−70025（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 7/00 H04L 1/00 H04L 1/20 H04L 25/02 302 H04L 29/02

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 予め設定したフレーム時間の間継続する
    フレームで記号を通信するためのフレームに基づいたデ
    ジタル通信チャンネルにおいて、他のエラーからスリッ
    プに基づいたエラーを区別するための方法であって、 Ａ）離散記号のテストシーケンスを発生し、その上で送
    信するためのチャンネルの一端にそれを印加するステッ
    プと、 Ｂ）該チャンネルの他端に結果として生じるチャンネル
    出力シーケンスを受信するステップと、 Ｃ）主比較を行うステップであって、主タイミングオフ
    セットを有し、テストシーケンスと同一の順序を有する
    予定したシーケンスと前記チャンネル出力シーケンスと
    が比較され、その間の記号の不整合を検出することによ
    り記号エラーを検出する、ステップと、 Ｄ）かくして検出された記号エラーの数の表示を発生す
    るステップと、 Ｅ）少なくとも１回の補助比較を行うステップであっ
    て、対応する補助タイミングオフセットを有し、各補助
    タイミングオフセットがフレームの整数倍だけ主オフセ
    ットと異なり、前記テストシーケンスと同一の順序を有
    する予定したシーケンスと前記チャンネル出力シーケン
    スとが比較され、予め設定した長さの一連の記号の整合
    を検出することによりフレームスリップを検出する、ス
    テップと、 Ｅ）予め設定した長さの一連の記号の整合の検出に応答
    したスリップ表示を発生するステップとからなる、方
    法。
  2. 【請求項２】 予定したシーケンスを主比較のチャンネ
    ル出力シーケンスに同期させる値に前記主オフセットを
    調整することによりフレームスリップの検出に応答する
    ステップを更に含む、請求項１記載の方法。
  3. 【請求項３】 記号エラーの検出時において、予定した
    シーケンス及びチャンネル出力シーケンスに同期するよ
    うに主タイミングオフセットが調整されるまで、主タイ
    ミングオフセットの代わりに１つの前記補助タイミング
    オフセットを用いることにより、フレームスリップの検
    出に応答するステップを更に含む、請求項２記載の方
    法。
  4. 【請求項４】 前記記号エラーの数の表示を発生するス
    テップは、スリップが検出される整合シーケンスの間発
    生しない不整合のみを記号エラーとして計数することに
    より決定された数の表示を発生することを含む、請求項
    １記載の方法。
  5. 【請求項５】 前記主比較及び補助比較を行うステップ
    が、前記チャンネル出力シーケンスを異なる遅延だけ遅
    延させる結果として生じたシーケンスを、共通の予定し
    たシーケンスと比較することを含む、請求項１記載の方
    法。
  6. 【請求項６】Ａ）前記テストシーケンスを発生するステ
    ップが、巡回テストシーケンスを発生する送信擬似乱数
    発生器を操作することを含み、 Ｂ）前記主比較を行うステップが、前記送信擬似乱数発
    生器からの調整可能なタイミングオフセットを有する予
    定したシーケンスを発生する分離受信機擬似乱数発生器
    を操作すること、及びその受信機擬似乱数発生器の出力
    を前記チャンネル出力と比較することを含み、 Ｃ）前記補助比較を行うステップが、前記主比較におい
    て前記受信機擬似乱数発生器の出力と比較されるシーケ
    ンスをフレームの整数倍だけ遅延させることにより生じ
    たシーケンスと前記受信機擬似乱数発生器の出力とを比
    較することを含む、請求項５記載の方法。
JP21682892A 1991-08-14 1992-08-14 ビットエラー率の測定の間のスリップ検出 Expired - Fee Related JP3357397B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US74494191A 1991-08-14 1991-08-14
US744941 1991-10-15
US776850 1991-10-15
US07/776,850 US5282211A (en) 1991-08-14 1991-10-15 Slip detection during bit-error-rate measurement

Publications (2)

Publication Number Publication Date
JPH05211497A JPH05211497A (ja) 1993-08-20
JP3357397B2 true JP3357397B2 (ja) 2002-12-16

Family

ID=27114375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21682892A Expired - Fee Related JP3357397B2 (ja) 1991-08-14 1992-08-14 ビットエラー率の測定の間のスリップ検出

Country Status (2)

Country Link
US (1) US5282211A (ja)
JP (1) JP3357397B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430746A (en) * 1992-06-09 1995-07-04 Wandel & Goltermann Gmbh & Co. Elektronische Messtechnik Method of and circuitry for detecting synchronism failure of two word sequences
US5400348A (en) * 1992-09-03 1995-03-21 Yang; Sung-Moon Packet start detection using check bit coding
JPH0832564A (ja) * 1994-07-15 1996-02-02 Ando Electric Co Ltd 同期検出回路
US5761216A (en) * 1995-02-24 1998-06-02 Advantest Corp. Bit error measurement system
EP0924891A1 (en) 1997-12-15 1999-06-23 Hewlett-Packard Company Identification of framing symbols in a test signal
US6728920B1 (en) 1999-05-24 2004-04-27 Adaptive Broadband Corporation Method for correcting errors in transfer of information
RU2192038C1 (ru) * 2001-07-16 2002-10-27 Курский государственный технический университет Устройство измерения параметров ошибок в канале
US6920591B2 (en) * 2002-12-03 2005-07-19 Adc Telecommunications, Inc. Measuring an error rate in a communication link
US7864868B2 (en) * 2003-04-21 2011-01-04 Nokia Siemens Networks Oy Method for detecting an octet slip
FR2857784B1 (fr) * 2003-07-18 2005-10-07 Cit Alcatel Dispositif optique semi-conducteur sur substrat en phosphure d'indium pour grandes longueurs d'onde de fonctionnement
US7412640B2 (en) * 2003-08-28 2008-08-12 International Business Machines Corporation Self-synchronizing pseudorandom bit sequence checker
DE10339694A1 (de) * 2003-08-28 2005-03-31 Siemens Ag Schaltungsanordnung und Verfahren zur Datensynchronisation
US7447965B2 (en) * 2005-05-03 2008-11-04 Agere Systems Inc. Offset test pattern apparatus and method
US7272756B2 (en) * 2005-05-03 2007-09-18 Agere Systems Inc. Exploitive test pattern apparatus and method
US9312955B2 (en) * 2006-05-22 2016-04-12 Alcatel Lucent Method and apparatus to reduce the impact of raman interference in passive optical networks with RF video overlay
JP5732753B2 (ja) * 2010-06-23 2015-06-10 ソニー株式会社 無線通信装置、無線通信システムおよび無線通信方法
EP2775652B1 (en) 2013-03-07 2018-08-22 Viavi Solutions Deutschland GmbH Bit error pattern analyzer and method
US10372528B1 (en) 2014-12-15 2019-08-06 Seagate Technology Llc Random values from data errors
US10338890B1 (en) 2015-01-07 2019-07-02 Seagate Technology Llc Random values from data errors
US9483340B1 (en) * 2015-09-09 2016-11-01 Juniper Networks, Inc. Estimating bit error rate
US10552252B2 (en) * 2016-08-29 2020-02-04 Seagate Technology Llc Patterned bit in error measurement apparatus and method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3596245A (en) * 1969-05-21 1971-07-27 Hewlett Packard Ltd Data link test method and apparatus
US3914740A (en) * 1973-09-04 1975-10-21 Northern Electric Co Error detector for pseudo-random sequence of digits
EP0212327B1 (en) * 1985-07-26 1991-10-02 Fujitsu Limited Digital signal transmission system having frame synchronization operation
US4747105A (en) * 1986-09-03 1988-05-24 Motorola, Inc. Linear feedback sequence detection with error correction
IT1227483B (it) * 1988-11-23 1991-04-12 Telettra Lab Telefon Sistema e dispositivi per la trasmissione di segnali consistenti di blocchi di dati
US5163070A (en) * 1990-12-07 1992-11-10 Datatape Incorporated Digital data synchronizer

Also Published As

Publication number Publication date
US5282211A (en) 1994-01-25
JPH05211497A (ja) 1993-08-20

Similar Documents

Publication Publication Date Title
JP3357397B2 (ja) ビットエラー率の測定の間のスリップ検出
EP0688447B1 (en) De-skewer for serial data bus
EP0877505B1 (en) Synchronous circuit controller for controlling data transmission between asynchronous circuits
US3760354A (en) Error rate detection system
US4158193A (en) Data transmission test set with synchronization detector
JPS6340080B2 (ja)
US20110016232A1 (en) Time stamping apparatus and method for network timing synchronization
US4451917A (en) Method and apparatus for pulse train synchronization in PCM transceivers
US5619532A (en) Digital communication system
US5430746A (en) Method of and circuitry for detecting synchronism failure of two word sequences
JPH07250127A (ja) 送信タイミング調整装置
JPH03163921A (ja) 伝送装置
JP2751673B2 (ja) デジタル通信システム用ビット誤り率測定装置
KR100408077B1 (ko) 내장형 시험 패턴 장치를 구비한 티-3급 채널 서비스 유니트
JPS63202149A (ja) 同期伝送方式
JP2747994B2 (ja) 疑似ランダム信号同期回路
JPH0630083A (ja) 伝送特性測定装置
JP3006426B2 (ja) Ｆｍ多重エンコーダ
JP2000315985A (ja) Ｓｄｈ伝送システムおよび遅延時間差測定装置
SU1741278A1 (ru) Устройство дл измерени характеристик дискретного канала св зи
JPS5875346A (ja) フレ−ム同期方式
JPH05102951A (ja) ２つのワードシーケンスの同期外れ識別方法および装置
JPH06311209A (ja) データ監視機能を有する回線終端装置
KR100561637B1 (ko) 수동 광 네트워크의 슬레이브 광원으로부터 수신되는고속의 버스트 수신 데이터에 대한 위상 정렬 및 슬레이브광원의 위치 측정을 위한 장치
KR950028514A (ko) 동기 검출장치 및 그 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081004

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091004

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091004

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101004

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees