KR100303726B1 - 동기신호에러검출보상장치 - Google Patents

동기신호에러검출보상장치 Download PDF

Info

Publication number
KR100303726B1
KR100303726B1 KR1019940009918A KR19940009918A KR100303726B1 KR 100303726 B1 KR100303726 B1 KR 100303726B1 KR 1019940009918 A KR1019940009918 A KR 1019940009918A KR 19940009918 A KR19940009918 A KR 19940009918A KR 100303726 B1 KR100303726 B1 KR 100303726B1
Authority
KR
South Korea
Prior art keywords
signal
synchronous
synchronous signal
output
error
Prior art date
Application number
KR1019940009918A
Other languages
English (en)
Other versions
KR950035066A (ko
Inventor
오재술
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019940009918A priority Critical patent/KR100303726B1/ko
Publication of KR950035066A publication Critical patent/KR950035066A/ko
Application granted granted Critical
Publication of KR100303726B1 publication Critical patent/KR100303726B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 동기신호 검출장치에 관한것으로서, 특히 입력되는 데이타스트림에서 동기신호 검출시 발생하는 에러신호를 보상하여 정확한 동기신호검출을 가능하게하고, 고속처리를 요하는 비트스트림 데이타처리에 적용가능한 동기신호 에러검출 보상장치에 관한것이다.
종래의 동기신호 검출장치는 에러 보상에 의해 데이타의 동기신호를 정확하게 동기하지 않아서 데이타 스트림에서 동기신호를 검출할시 동기신호의 에러 발생에 의해 데이타의 오류를 범하는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위해 에러신호 검출기(18)와 에러신호 카운터기(19)를 사용하여 동기신호 검출시 발생하는 에러를 보상하여 정확한 동기신호검출을 가능하게하고, 고속처리를 요하는 비트스트림 데이타처리에 적용가능한 동기신호 에러검출 보상장치이다.

Description

동기신호 에러검출 보상장치
본 발명은 동기신호 검출장치에 관한것으로서, 특히 입력되는 데이타스트림에서 동기신호 검출시 발생하는 에러신호를 보상하여 정확한 동기신호검출을 가능하게하고, 고속처리를 요하는 비트스트림 데이타처리에 적용가능한 동기신호 에러검출 보상장치에 관한 것이다.
종래의 동기신호 검출장치의 구성을 도면 제1도를 참조하여 설명하면 다음과 같다.
먼저 입력되는 데이타 스트림을 동기 신호와 동일한값으로 구성된 동기신호와 비교하는 동기신호 비교기(1)와, 상기 동기신호 비교기(1)에서 출력되는 데이타에서 동기신호를 검출하는 제1동기신호 검출기(2)와, 상기 제1동기신호 검출기(2)에서 출력되는 동기신호로 윈도우 카운터신호를 발생시켜 출력하는 윈도우 카운터(3)와, 상기 제1동기신호 검출기(2)에서 출력되는 동기신호와 윈도우 카운터(3)에서 출력되는 윈도우 카운터신호를 비교하는 윈도우 비교기(4)와, 상기 윈도우 비교기(4)에서 출력되는 신호에서 동기신호를 검출하는 제2동기신호 검출기(5)와, 상기 제2동기신호 검출기(5)에서 검출된 동기신호를 안정화시켜 출력하는 래치(6)와, 상기 입력되는 직렬의 데이타스트림을 병렬 변환하는 직병렬 변환부(7)와, 상기 직병렬 변환부(7)에서 출력되는 데이타 스트림을 상기 동기신호 검출계에서 출력되는 동기신호와 동기시켜 출력하는 데이타 래치(8)로 구성된다.
상기 설명된 종래의 동기신호 검출장치의 동작을 도면 제1도와 제2(a)도 ~ 제2(d)도를 참고하여 설명하면 다음과 같다.
먼저 동기신호 비교기(1)는 도면 제2(a)도와 같이 일정 바이트 단위로 입력되는 데이타스트림을 동기신호와 동일한값으로 구성된 동기신호와 비교하여 출력한다.
제1동기신호 검출기(2)는 상기 동기신호 비교기(1)에서 출력되는 데이타에서 동기신호(도면 제2(b)도 참고)를 검출하여 출력한다.
이때, 윈도우 카운터(3)는 상기 제1동기신호 검출기(2)에서 출력되는 동기 신호로 윈도우 카운터신호(도면 제2(c)도 참고)를 발생시켜 윈도우 비교기(4)로 출력하고, 상기 윈도우 비교기(4)은 상기 제1동기신호 검출기(2)에서 출력되는 동기신호와 상기 윈도우 카운터(3)에서 출력되는 출력되는 윈도우 카운터신호를 비교하고, 제2동기신호 검출기(5)는 상기 윈도우 비교기(4)에서 출력되는 신호에서 동기신호를 검출하여 래치(6)를 통해 안정화시킨후 출력한다.
한편, 직병렬 변환부(7)는 도면 제2(a)도와 같이 입력되는 직렬의 데이타스트림을 병렬로 변환하여 상기 동기신호 검출계에서 검출된 동기신호와 동기시키기위해 데이타래치(8)를 통해 데이타스트림을 출력한다.
즉, 종래의 동기신호 검출장치는 에러 보상에 의해 데이타의 동기신호를 정확하게 동기하지않아서 데이타 스트림에서 동기신호를 검출할시 동기신호의 에러발생에 의해 데이타의 오류를 범하는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위해 데이타스트림에서 동기신호 검출시 발생하는 에러를 보상하여 정확한 동기신호검출을 가능하게하고, 고속처리를 요하는 비트스트림 데이타처리에 적용가능한 동기신호 에러검출 보상장치를 제공함을 목적으로 한다.
제1도는 종래의 동기신호 검출장치의 블럭도.
제2(a)(d)도는 종래의 동기신호 검출장치의 구동타이밍을 나타낸도면.
제3도는 본 발명의 동기신호 에러검출 보상장치의 블럭도.
제4(a)(f)도는 본 발명의 제1실시예의 구동타이밍을 나타낸도면.
제5(a)(l)도는 본 발명의 제2실시예의 구동타이밍을 나타낸도면.
제6(a)(l)도는 본 발명의 제3실시예의 구동타이밍을 나타낸도면.
* 도면의 주요부분에 대한 부호의 설명
11 : 동기신호 비교기 12 : 동기펄스 발생기
13 : 윈도우 설정기 14 : 제1동기신호 검출기
15 : 제1동기신호 카운터기 16 : 제2동기신호 검출기
17 : 제3동기신호 검출기 18 : 에러신호 검출기
19 : 에러신호 카운터기 20 : 제2동기신호 카운터기
21 : 제3동기신호 카운터기 22 : 제4동기신호 검출기
상기 목적달성을 위한 본 발명의 구성을 도면 제3도를 참고하여 설명하면 다음과 같다.
입력되는 데이타의 비트스트림에서 동기신호의 비트를 비교하는 동기신호 비교기(11)와, 상기 동기신호 비교기(11)에서 출력되는 신호로 동기 펄스를 발생시켜 출력하는 동기펄스 발생기(12)와, 상기 동기펄스 발생기(12)에서 출력되는 동기 펄스의 코드워드N에서 일정한 수를 뺀 윈도우를 설정하는 윈도우 설정기(13)와, 상기 윈도우 설정기(13)에서 설정된 윈도우와 상기 동기신호 비교기(11)에서 출력되는 신호를 비교하여 동기신호를 검출하는 제1동기신호 검출기(14)와, 상기 제1동기신호 검출기(14)에서 출력되는 신호에서 동기신호를 카운팅하여 코드워드 N크기로 주기적으로 출력하는 제1동기신호 카운터기(15)와, 상기 제1동기신호 검출기(14)에서 출력되는 동기신호와 상기 제1동기신호 카운터기(15)에서 출력되는 펄스신호를 비교하여 출력하는 제2동기신호 검출기(16)와, 상기 제2동기신호 검출기(16)에서 출력되는 신호로부터 동기신호를 검출하는 제3동기신호 검출기(17)와, 상기 제2동기신호 검출기(16)에서 출력되는 신호로부터 동기신호의 에러 성분을 검출하는 에러신호 검출기(18)와, 상기 에러신호 검출기(18)에서 검출된 동기신호의 에러성분을 카운팅하여 일정갯수가되면 상기 윈도우 설정기(13)와 제1동기신호 카운터기(15)와 제2동기신호 카운터기(20)를 리셋시키는 에러신호 카운터기(19)와, 상기 제3동기신호 검출기(17) 에서 출력되는 동기신호에서 에러발생시 발생된 에러를 무시하고 코드워드N값의 주기로 동기신호를 출력하는 제2동기신호 카운터기(20)와, 상기 동기펄스 발생기(12)에서 출력되는 동기펄스를 카운팅하여 코드워드 N 크기로 주기적으로 펄스신호를 출력하는 제3동기신호 카운터기(21)와, 상기 동기신호 비교기(11)에서 출력되는 신호와 상기 제3동기신호 카운터기(21)에서 출력되는 신호를 비교하여 동기신호를 검출하여 상기 에러신호 검출기(18)로 출력하는 제4동기신호 검출기(22)와, 상기 입력되는 직렬데이타의 비트스트림을 병렬로 변환하는 직병렬 변환부(23)와, 상기 직병렬 변환부(23)에서 출력되는 데이타 스트림을 상기 동기 신호검출계에서 출력되는 동기신호와 동기시켜 출력하는 데이타 래치(24)로 구성된다.
이와같이 구성된 본 발명의 동기신호 에러검출 보상장치의 동작을 도면 제3~ 7도를 참고하여 설명하면 다음과 같다.
도면 제4(a)~(f)도는 입력되는 데이타스트림에 동기신호에러가 나타나지 않을경우의 각부출력파형을 나타낸것으로서, 상기 도면 제4(a)~(f)도를 참고하여 본 발명의 동작을 설명하면 다음과 같다.
먼저 도면 제4(a)도와 같이 정상적인 데이타스트림이 입력되면 동기신호 비교기(11)는 입력된 데이타스트림과 정상적인 동기값을 가진 동기신호와 비교한다.
상기 동기신호 비교기(11)의 비교결과 동기에러신호가 없으면 동기펄스 발생기(12)는 도면 제4(b)도와 같은 동기 펄스를 발생시켜 출력한다.
윈도우 설정기(13)는 상기 동기펄스 발생기(12)에서 출력되는 동기펄스의 코드워드N(204비트)에서 일정한수K(180비트)를 뺀 윈도우를 설정하여 도면 제4(c)도와 같이 출력한다.
이때, 제1동기신호 검출기(14)는 상기 동기펄스 발생기(12)에서 출력된 동기펄스와 상기 윈도우 설정기(13)는에서 출력된 윈도우 펄스를 비교하면 도면 제4(d)도와 같은 동기신호를 검출한다.
제1동기신호 카운터기(15)는 상기 제1동기신호 검출기(14)에서 출력되는 동기신호를 카운팅하여 N크기로 도면 제4(e)도와 같이 펄스신호를 출력하고, 제2동기신호 검출기(16)는 상기 제1동기신호 검출기(14)에서 출력되는 동기신호와 상기 제1동기신호 카운터기(15)에서 출력되는 펄스신호를 비교하여 도면 제4(f)도와 같은 동기신호를 검출하여 제3동기신호 검출기(17)와 제2동기신호 카운터기(20)를 통해 출력한다.
도면 제5(a)~(l)도는 입력되는 데이타스트림의 첫번째에 동기신호 에러가 나타날경우 각부의 출력파형을 나타낸것으로서, 상기 도면 제5(a)~(l)도를 참고하여 본 발명의 동작을 설명하면 다음과같다.
먼저 도면 제4(a)도와 같이 첫번째에 동기신호 에러가 나타나는 데이타 스트림이 입력되면 동기신호 비교기(11)는 입력된 데이타스트림과 정상적인 동기값을 가진 동기신호와 비교한다.
상기 동기신호 비교기(11)의 비교결과 동기에러신호가 나타나면 동기펄스 발생기(12)는 도면 제5(b)도와 같은 동기 펄스를 발생시켜 출력한다.
제3동기신호 카운터기(21)는 상기 동기펄스 발생기(12)에서 출력되는 동기 펄스를 카운팅하여 도면 제5(c)도와 같이 코드워드 N크기로 주기적으로 펄스신호를 출력한다.
한편, 제4동기신호 검출기(22)는 상기 동기신호 비교기(11)에서 출력되는 신호와 상기 제3동기신호 카운터기(21)에서 출력되는 신호를 비교하여 출력하고, 에러신호 검출기(18)는 상기 제4동기신호 검출기(22)에서 출력되는 신호에서 출력하는 동기에러신호를 검출하여 출력하고, 에러신호 카운터기(19)는 상기 에러신호의 갯수가 일정갯수(5개)에 달하면 상기 윈도우 설정기(13)와 제1동기신호 카운터기(15)와 제2동기신호 카운터기를 리셋(RESET)시켜 새로운 동기신호를 검출하게 한다.
상기 에러신호 카운터기(19)의 리셋명령이후 상기 동기신호 비교기(11)에 입력되는 데이타스트림은 도면 제5(f)도와 같이 동기신호에러가 나타나지 않게된다.
따라서, 상기 동기펄스 발생기(12)는 상기 에러신호 카운터기(19)의 리셋명령이후 상기 동기신호 비교기(11)에서 출력되는 신호로 동기펄스를 발생시켜 도면 제5(g)도와 같이 출력하고, 윈도우 설정기(13)는 상기 동기펄스 발생기(12)에서 출력되는 동기펄스로 도면 제5(i)도와 같이 윈도우를 다시 설정하고, 제1동기신호 검출기(14)는 상기 동기신호 비교기(11)에서 출력되는 신호와 윈도우 설정기(13)에서 출력된 윈도우신호를 비교하여 도면 제5(j)도와 같이 동기신호를 검출하여 출력한다.
이때, 제1동기신호 카운터기(15)는 상기 제1동기신호 검출기(14)에서 출력되는 동기신호를 카운팅하여 코드워드N크기로 주기적으로 펄스신호를 출력한다.
제2동기신호 검출기(16)는 상기 제1동기신호 검출기(14)에서 출력되는 신호와 상기 제1동기신호 카운터기(15)에서 출력되는 신호를 비교하여 도면 제5(l)도와 같은 동기신호를 검출하여 제3동기신호 검출기(17)와 제2동기신호 카운터기(20)를 통해 상기 검출한 동기신호를 출력한다.
도면 제6(a)~(l)도는 동기신호에러가 윈도우내에 존재할경우의 각부 출력파형을 나타낸 것으로서 상기 도면 제6(a)~(l)도를 참고하여 본 발명의 동작을 설명하면 다음과 같다.
먼저 도면 제6(a)도와 같이 윈도우내에 동기신호 에러가 나타나는 데이타스트림이 입력되면 동기신호 비교기(11)는 입력된 데이타스트림과 정상적인 동기값을 가진 동기신호와 비교한다.
상기 동기신호 비교기(11)는 비교결과 동기에러신호가 나타나면 동기펄스 발생기(12)는 도면 제6(b)도와 같은 동기 펄스를 발생시켜 출력한다.
윈도우 설정기(13)는 상기 동기펄스 발생기(12)에서 출력되는 동기펄스의 코드워드N에서 일정한수K를 뺀 윈도우를 도면 제6(c)도와같이 설정하고, 제1동기신호 검출기(14)는 상기 윈도우 설정기(13)에서 설정된 윈도우와 상기 동기신호 비교기(11)에서 출력되는 신호를 비교하여 도면 제6(d)도와 같은 동기신호를 검출하여 출력한다.
이때, 제1동기신호 카운터기(15)는 상기 제1동기신호 검출기(14)에서 출력되는 동기신호를 카운팅하여 코드워드N크기로 도면 제6(d)도와 같이 주기적으로 펄스신호를 출력하고, 제2동기신호 검출기(16)는 상기 제1동기신호 검출기(14)에서 출력되는 동기신호와 상기 제1동기신호 카운터기(15)에서 출력되는 펄스신호를 비교하여 출력한다.
한편, 에러신호 검출기(18)는 상기 제2동기신호 검출기(16)에서 출력되는 신호에서 에러신호를 검출하여 도면 제6(f)도와 같이 출력하고, 에러신호 카운터기(19)는 상기 에러신호 검출기(18)에서 출력되는 신호에서 동기에러의 갯수를 카운팅(도면 제6(g)도 참고)하여 일정갯수(5개)에 달하면 윈도우 설정기(13)와 제1동기신호 카운터기(15)와 제2동기신호 카운터기(20)를 리셋시켜 새로운 동기신호를 검출하게 한다.
상기 에러신호 카운터기(19)의 리셋명령이후 상기 동기신호 비교기(11)에 입력되는 데이타스트림은 도면 제6(h)도와 같이 동기신호에러가 나타나지않게된다.
따라서, 상기 동기펄스 발생기(12)는 상기 에러신호 카운터기(19)의 리셋명령이후 상기 동기신호 비교기(11)에서 출력되는 신호로 동기펄스를 발생시켜 도면 제6(i)도와 같이 출력하고, 윈도우 설정기(13)는 상기 동기펄스 발생기(12)에서 출력되는 동기펄스로 윈도우를 다시 설정하고, 제1동기신호 검출기(14)는 상기 동기신호 비교기(11)에서 출력되는 신호와 윈도우 설정기(13)에서 출력된 윈도우신호를 비교하여 동기신호를 검출하여 출력한다.
이때, 제1동기신호 카운터기(15)는 상기 제1동기신호 검출기(14)에서 출력되는 동기신호를 카운팅하여 코드워드 N크기로 도면 제6(k)도와 같이 주기적으로 펄스신호를 출력한다.
제2동기신호 검출기(16)는 상기 제1동기신호 검출기(14)에서 출력되는 신호와 상기 제1동기신호 카운터기(15)에서 출력되는 신호를 비교하여 도면 제6(l)도와 같은 동기신호를 검출하여 제3동기신호 검출기(17)와 제2동기신호 카운터기(20)를 통해 상기 검출한 동기신호를 출력한다.
한편, 상기 미설명된 직병렬변환부와 데이타래치는 종래와 동작원리가 같으므로 중복설명을 피했다.
도면 제7도는 본 발명의 동기신호 에러검출 보상장치의 동작순서를 나타낸 플로우챠트도이다.
이상에서 설명한바와같이 본 발명은 데이타스트림에서 동기신호 검출시 발생하는 에러를 보상하여 정확한 동기신호검출을 가능하게하고, 고속처리를 요하는 비트스트림 데이타처리에 적용가능한 동기신호 에러검출 보상장치이다.

Claims (2)

  1. 입력되는 데이타 비트스트림에서 동기 신호의 비트를 비교하는 동기신호 비교기(11)와, 상기 동기신호 비교기(11)에서 출력되는 신호로 동기 펄스를 발생시키는 동기펄스 발생기(12)와, 상기 동기펄스 발생기(12)에서 출력되는 동기 펄스의 코드워드N에서 일정한 수를 뺀 윈도우를 설정하는 윈도우 설정기(13)와, 상기 윈도우 설정기(13)에서 설정된 윈도우와 상기 동기신호 비교기(11)에서 출력되는 신호를 비교하여 동기신호를 검출하는 제1동기신호 검출기(14)와, 상기 제1동기신호 검출기(14)에서 검출된 동기신호를 카운팅하여 코드워드 N크기로 주기적으로 출력하는 제1동기신호 카운터기(15)와, 상기 제1동기신호 검출기(14)에서 출력되는 동기신호와 상기 제1동기신호 카운터기(15)에서 출력되는 펄스신호를 비교하여 출력하는 제2동기신호 검출기(16)와, 상기 제2동기신호 검출기(16)에서 출력되는 신호로부터 동기신호를 검출하는 제3동기신호 검출기(17)와, 상기 제3동기신호 검출기(17)에서 검출된 동기신호에서 에러 발생시 발생된 에러를 무시하고 코드워드 N값의 주기로 동기신호를 출력하는 제2동기신호 카운터기(20)와, 동기신호 검출과정에서 발생하는 에러신호를 검출하여 보상하는 에러신호 검출부로 구성된것을 특징으로 하는 동기신호 에러검출 보상장치.
  2. 제1항에 있어서, 상기 에러신호 검출부는 상기 동기펄스 발생기(12)에서 출력되는 동기펄스를 카운팅하여 코드워드 N크기로 주기적으로 펄스신호를 출력하는 제3동기신호 카운터기(21)와, 상기 동기신호 비교기(11)에서 출력되는 신호와 상기 제3동기신호 카운터기(21)에서 출력되는 신호를 비교하여 동기신호를 검출하여 상기 에러신호 검출기(18)로 출력하는 제4동기신호 검출기(22)와, 상기 제2동기신호검출기(16)와 제4동기신호 검출기(22)에서 출력되는 신호로부터 동기신호의 에러 성분을 검출하는 에러신호 검출기(18)와, 상기 에러신호 검출기(18)에서 검출된 동기신호의 에러성분을 카운팅하여 일정갯수가되면 상기 윈도우 설정기(13)와 제1동기신호 카운터기(15)와 제2동기신호 카운터기(20)를 리셋시키는 에러신호 카운터기(19)로 구성된 것을 특징으로 하는 동기신호 에러검출 보상장치.
KR1019940009918A 1994-05-06 1994-05-06 동기신호에러검출보상장치 KR100303726B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940009918A KR100303726B1 (ko) 1994-05-06 1994-05-06 동기신호에러검출보상장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940009918A KR100303726B1 (ko) 1994-05-06 1994-05-06 동기신호에러검출보상장치

Publications (2)

Publication Number Publication Date
KR950035066A KR950035066A (ko) 1995-12-30
KR100303726B1 true KR100303726B1 (ko) 2001-11-30

Family

ID=37529811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940009918A KR100303726B1 (ko) 1994-05-06 1994-05-06 동기신호에러검출보상장치

Country Status (1)

Country Link
KR (1) KR100303726B1 (ko)

Also Published As

Publication number Publication date
KR950035066A (ko) 1995-12-30

Similar Documents

Publication Publication Date Title
JP3357397B2 (ja) ビットエラー率の測定の間のスリップ検出
EP1579612B1 (en) Frame synchronizing device and method
JPS5813056B2 (ja) 多重化パルス伝送システムにおける正確なフレ−ム化を維持する方法
US3978285A (en) Frame synchronizing device
KR100303726B1 (ko) 동기신호에러검출보상장치
US4567587A (en) Multiplex equipment monitoring apparatus
US5430746A (en) Method of and circuitry for detecting synchronism failure of two word sequences
US3996523A (en) Data word start detector
KR0136568B1 (ko) D2 mac신호의 프레임동기검출방법 및 장치
KR950002722B1 (ko) 직렬-병렬 데이타 변환장치
KR0136048B1 (ko) 동기신호 검출장치
KR950035184A (ko) 직렬 비트 스트림의 동기 에러 보상 회로
KR970001635B1 (ko) 디지탈 브이씨알의 동기신호 검출회로
KR950005246B1 (ko) 디지탈 브이씨알의 동기 검출 시스템
KR100364672B1 (ko) 병렬동기신호에러검출보상장치
KR950011624B1 (ko) 데이타 위치 검출장치
KR880006862A (ko) 디지틀 신호처리회로 및 그에 대한 신호전송방법
KR100215461B1 (ko) 동기신호 검출장치 및 그 방법
KR200229125Y1 (ko) 입출력보드에서의 바이트 클럭 발생 장치
JPH0710047B2 (ja) 零連誤り検出回路
KR0120533B1 (ko) 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로
KR930010918B1 (ko) 분산형 프레임 구조의 병렬 프레임 검출회로
KR100364674B1 (ko) 동기신호 에러 보상장치
JPH0720173A (ja) ケーブル長検出回路
JPH07170500A (ja) データサンプリング方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050607

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee