KR100215461B1 - 동기신호 검출장치 및 그 방법 - Google Patents

Abstract

본 발명은 디지탈-VCR의 동기신호 검출장치 및 그 방법에 관한 것으로서, 본 발명의 장치는 입력되는 직렬데이타로부터 동기신호를 검출하는 동기신호검출부와, 헤드스위칭신호에 근거하여 검출된 동기신호의 진위를 판단하며, 판단결과를 나타내는 신호를 발생하는 동기신호 판단기, 및 동기신호 판단기로부터 참 동기신호임을 나타내는 판단결과신호를 입력받을 때, 윈도우신호를 발생하여 의사(psuedo) 동기신호를 제거하는 윈도우신호발생기를 포함한다. 이와 같은 본 발명은 데이타중에 의사동기신호가 존재하더라도 정확하게 동기신호를 검출하는 효과를 가져온다.

Description

동기신호 검출장치 및 그 방법

본 발명의 목적은 동기신호에 오류가 발생하거나 데이타중에 의사(psuedo) 동기신호가 존재하더라도 안정되게 동기신호를 검출하여 S/P(Serial/Parallel)변환을 할 수 있도록 한 동기신호 검출장치 및 그 방법을 제공함에 있다.

본 발명은 디지탈-VCR의 동기신호 검출장치 및 그 방법에 관한 것이다.

도 1은 일반적인 디지탈-VCR의 동기블럭(Sync Block; S.B.)을 나타낸 도면이다. 도시한 바와 같이, 디지탈-VCR의 한 트랙은 다수의 동기블럭들로 구성된다. 더 자세하게 설명하면, 트랙의 시작부에는 앰블(amble)신호가 위치하며, 앰블신호 이후에 N개의 동기블럭(1st S.B.∼Nth S.B.)이 실린다. 각 동기블럭에는 동기블럭번호가 부여된다. 그리고, N개의 동기블럭 이후에 트랙의 후미에는 다시 앰블신호가 위치한다.

일반적으로 디지탈-VCR에서 직렬로 입력되는 데이타를 병렬로 변환하기 위하여 그 기준이 되는 동기신호를 검출하여야 한다. 종래의 S/P변환을 위한 동기신호 검출장치를 도 2에 도시하였다.

도 2는 일반적인 동기신호 검출장치를 나타낸 구성도이다.

도 2에서 동기신호검출기(21)는 직렬데이타(s_data)를 입력받아 이중 동기신호를 검출한다. 동기신호가 검출되면 동기신호검출기(21)는 병렬로드신호(p_load)를 발생하여 S/P변환기(22)로 공급한다. S/P변환기(22)는 동기신호검출기(21)로부터 병렬로드신호(p_load)가 입력되면 역시 동기신호검출기(21)로부터 입력되는 직렬데이타(s_data)를 8비트의 병렬데이타(p_data)로 변환하여 출력한다.

이러한 종래의 동기신호 검출장치는 동기신호에 오류가 발생하거나 데이타중에 의사동기신호가 존재하는 경우에 대한 대책이 없으므로 동기신호검출에 오류가 발생할 수 있는 문제점이 있었다. 따라서, 동기신호에 오류가 발생하거나 데이타중에 의사동기신호가 존재하더라도 안정하게 동기신호를 검출할 수 있는 장치가 요구되어 졌다.

도 1은 일반적인 디지탈-VCR의 트랙배치도,

도 2는 일반적인 동기신호 검출장치를 나타낸 구성도,

도 3은 본 발명의 바람직한 실시예에 따른 동기신호 검출장치를 나타낸 구성도,

도 4는 본 발명의 동작을 설명하기 위한 흐름도.

※ 도면의 주요부분에 대한 부호의 설명

31 : 동기신호 및 1st 동기블럭번호검출기

32 : 동기신호검출기

33 : 판단기

34 : 윈도우신호발생기

35 : 병렬클럭 및 로드신호발생기

36 : S/P변환기

이와 같은 본 발명에 의한 동기신호 검출장치는, 직렬데이타를 병렬데이타로 변환하기 위하여 그 기준이 되는 동기신호를 검출하는 장치에 있어서, 입력되는 상기 직렬데이타로부터 동기신호를 검출하는 동기신호검출부, 헤드스위칭신호에 근거하여 상기 검출된 동기신호의 진위를 판단하며, 판단결과를 나타내는 신호를 발생하는 동기신호 판단기, 및 상기 동기신호 판단기로부터 참 동기신호임을 나타내는 판단결과신호를 입력받을 때, 윈도우신호를 발생하여 의사동기신호를 제거하는 윈도우신호발생기를 포함한다.

또한 본 발명에 의한 동기신호 검출방법은, 직렬데이타를 병렬데이타로 변환하기 위하여 그 기준이 되는 동기신호를 검출하는 방법에 있어서, 입력되는 상기 직렬데이타로부터 동기신호를 검출하는 동기신호 검출단계, 헤드스위칭신호에 근거하여 상기 검출된 동기신호의 진위를 판단하는 판단단계, 및 상기 동기신호가 참 동기신호라고 판단될 때 윈도우신호를 발생하여 의사동기신호를 제거하는 단계를 포함한다.

이하, 첨부한 도 3을 참조하여 본 발명을 상세히 설명하기로 한다.

도 3은 본 발명의 바람직한 실시예에 따른 동기신호 검출장치를 나타낸 구성도이다. 도 3의 장치는 직렬데이타(s_data)를 입력받아 동기신호 및 첫번째 동기블럭번호를 검출하는 동기신호 및 1st 동기블럭번호검출기(31)와, 역시 직렬데이타(s_data)를 입력받아 동기신호를 검출하는 동기신호검출기(32)를 구비한다. 동기신호 및 1st 동기블럭번호검출기(31)와 동기신호검출기(32)의 출력단에는 검출된 동기신호 및 외부 블럭으로부터 공급되는 헤드스위칭신호(HSW)를 입력받아 동기신호의 진위를 판단하는 판단기(33)가 연결된다. 판단기(33)에는 판단기(33)로부터의 판단결과에 따라 윈도우(window)신호를 발생하며, 윈도우신호에 의하여 참(true) 동기신호를 출력하는 윈도우신호발생기(34)가 연결된다. 윈도우신호발생기(34)에는 참 동기신호를 입력받아 병렬클럭(p_clk) 및 로드신호(p_load)를 발생하는 병렬클럭 및 로드신호발생기(35)가 연결된다. 그리고, 병렬클럭 및 로드신호발생기(35)에는 입력되는 직렬데이타(s_data)를 병렬클럭(p_clk) 및 로드신호(p_load)에 따라 S/P변환하는 S/P변환기(36)가 연결된다.

이와 같이 구성된 본 발명의 동작을 도 4의 흐름도를 참조하여 좀 더 자세히 설명하면 다음과 같다.

도 4는 도 3의 동기신호 검출장치의 동작을 설명하기 위한 흐름도이다.

먼저, 동기신호 및 1st 동기블럭번호검출기(31)는 직렬클럭(s_clk)에 맞춰 직렬데이타(s_data)를 입력받는다. 그리고, 입력되는 신호에서 동기신호와 동기블럭번호가 0g00h인 첫번째 동기블럭의 동기블럭번호를 검출한다. 동기신호 및 1st 동기블럭번호검출기(31)는 검출결과를 판단기(33)로 출력한다.

판단기(33)는 외부 블럭으로부터 공급되는 헤드스위칭신호(HSW)를 미분하여 트랙리셋(track reset)신호를 만든다. 판단기(33)는 동기신호 및 1st 동기블럭번호검출기(31)로부터 입력되는 동기신호 및 첫번째 동기블럭번호가 트랙리셋신호 이후에 곧 입력되면, 입력된 신호를 참 동기신호라고 판단한다(단계 410).

한편, 동기신호검출기(32)도 입력되는 직렬데이타(s_data)로부터 동기신호를 검출하며, 검출결과를 판단기(33)로 출력한다. 만약, 판단기(33)에서 트랙리셋신호에 근거한 동기신호의 진위판단에 실패한 경우, 이는 동기신호에 오류가 발생하여 동기신호 및 1st 동기블럭번호검출기(31)에서 동기신호 검출에 실패한 경우이다. 이때 판단기(33)는 동기신호검출기(32)에서 입력되는 신호를 이용하여 그 진위를 재판단한다. 즉, 판단기(33)는 동기신호검출기(32)로부터 동기신호가 2회 연속 검출되었는 지를 판단한다. 도 1에서 각 동기블럭이 M바이트로 구성된다고 하면, 판단기(33)는 동기신호검출기(32)로부터 첫번째 동기신호가 입력된 후 M바이트가 지난 후 두번째 동기신호가 입력되는 지를 판단한다. 판단기(33)는 동기신호검출기(32)로부터 2회 연속으로 동기신호가 입력되면, 입력된 신호를 참 동기신호라고 판단한다(단계 420).

판단기(33)는 입력되는 신호를 참 동기신호라고 판단했을 때 이를 나타내는 판단결과신호를 발생하여 윈도우신호발생기(34)로 출력한다. 윈도우신호발생기(34)는 이와같은 판단결과신호를 입력받을 때 윈도우신호를 발생한다. 그리고, 윈도우신호가 발생할 때의 동기신호를 출력하므로써 데이타중에 들어있는 의사동기신호를 제거한다(단계 430). 윈도우신호발생기(34)는 의사동기신호가 제거된 참 동기신호를 병렬클럭 및 로드신호발생기(35)로 출력한다. 병렬클럭 및 로드신호발생기(35)는 입력되는 신호로부터 직렬클럭(s_clk)을 8분주한 병렬클럭(p_clk) 및 병렬로드신호(p_load)를 발생하여 S/P변환기(36)로 공급한다. S/P변환기(36)는 직렬클럭(s_clk)에 맞춰 입력되는 직렬데이타(s_data)를 병렬클럭(p_clk) 및 로드신호(p_load)에 맞춰 병렬데이타(p_data)로 변환한다(단계 440).

이와 같이 본 발명에 따른 동기신호 검출장치 및 그 방법은 동기신호를 정확히 검출하여 S/P변환의 오류를 줄이는 효과를 가져온다.

Claims (6)

1. 직렬데이타를 병렬데이타로 변환하기 위하여 그 기준이 되는 동기신호를 검출하는 장치에 있어서,

   입력되는 상기 직렬데이타로부터 동기신호를 검출하는 동기신호검출부;

   헤드스위칭신호에 근거하여 상기 검출된 동기신호의 진위를 판단하며, 판단결과를 나타내는 신호를 발생하는 동기신호 판단기; 및

   상기 동기신호 판단기로부터 참 동기신호임을 나타내는 판단결과신호를 입력받을 때, 윈도우신호를 발생하여 의사(psuedo) 동기신호를 제거하는 윈도우신호발생기를 포함하는 동기신호 검출장치.
2. 제 1항에 있어서, 상기 동기신호검출부는 상기 직렬데이타에서 동기신호 및 트랙의 첫번째 동기블럭의 동기블럭번호를 검출하는 제 1동기신호검출기; 및 상기 직렬데이타에서 동기신호를 검출하는 제 2동기신호검출기로 구성되는 것을 특징으로 하는 동기신호 검출장치.
3. 제 1항 또는 제 2항에 있어서, 상기 판단기는 상기 제 1동기신호검출기로부터 검출된 동기신호를 상기 헤드스위칭신호에 근거하여 진위판단하는 것을 특징으로 하는 동기신호 검출장치.
4. 제 3항에 있어서, 상기 판단기는 상기 헤드스위칭신호에 근거한 진위판단에 실패하는 경우, 상기 제 2동기신호검출기로부터 검출된 동기신호가 적어도 2회 이상 연속으로 입력되는 지에 근거하여 진위를 판단하는 것을 특징으로 하는 동기신호 검출장치.
5. 직렬데이타를 병렬데이타로 변환하기 위하여 그 기준이 되는 동기신호를 검출하는 방법에 있어서,

   입력되는 상기 직렬데이타로부터 동기신호를 검출하는 동기신호 검출단계;

   헤드스위칭신호에 근거하여 상기 검출된 동기신호의 진위를 판단하는 판단단계; 및

   상기 동기신호가 참 동기신호라고 판단될 때 윈도우신호를 발생하여 의사동기신호를 제거하는 단계를 포함하는 동기신호 검출방법.
6. 제 5항에 있어서, 상기 판단단계는

   헤드스위칭신호에 근거하여 트랙리셋신호를 발생하는 단계;

   상기 트랙리셋신호 이후에 상기 검출된 동기신호가 입력되는 지에 근거하여 상기 동기신호의 진위를 판단하는 제 1판단단계; 및

   상기 제 1판단단계에서 진위판단에 실패하는 경우, 상기 동기신호가 적어도 2회 이상 연속으로 검출되는 지에 근거하여 상기 동기신호의 진위를 판단하는 제 2판단단계를 포함하는 동기신호 검출방법.